전자회로 실험 설계 프로젝트 (C 측정 회로 설계)

소개글

전자회로 실험 설계 프로젝트 C측정회로 입니다..
설계원리 - Pspice와 워크밴치 캡쳐 사진과 이론에 대한 설명
1.NE555 회로구성 및 Block Diagram
2.측정 방법 및 구동 원리

결과 분석

결과에 대한 고찰

프로젝트 평가

목차

1.NE555 회로구성 및 Block Diagram

2.측정 방법 및 구동 원리

결과 분석

결과에 대한 고찰

프로젝트 평가

본문내용

(4) 결과에 대한 고찰
먼저 측정된 캐패시터와 신청된 캐패시터가 다른데 이것은 캐패시터 용량이 캐패시터 소자에 적혀있는 경우를 제하고 나머지 용량을 알 수 없는 캐패시터로 실험하고 그 캐패시터 값을 인터넷을 통해 확인 하였습니다. 실험의 간단한 과정은, 먼저 회로를 구성하고 구하려는 캐패시터를 바꾸어가며 그때그때의 오실로스코프의 파형과 주파수를 측정 하였습니다.
C의 값이 클수록 측정하는데 더 오랜 시간이 걸리는 것을 볼 수 있었고 C가 충전되는데 그만큼 오랜 시간이 걸리기 때문에 이런 현상이 나타났다고 볼 수 있습니다. 오차의 발생원인을 살펴보면 우선 저항값이 우리가 원하는 100K, 10K, 1MΩ의 값을 가지고 있지 않다는 것이 첫 번째 원인으로 분석 할 수 있었습니다. 저항값은 C를 구하는데 직접적으로 쓰이는 값이기 때문에 약간의 오차가 발생하면 바로 C값에 영향을 미치는 것을 위에 식을 통해서 확인할 수 있었습니다. 우리가 사용한 C 역시 정확한 1uF, 0.1uF가 아닐 것이라고 결론을 내릴 수 있었으며, C 역시 제조과정에서 저항과 인덕턴스 성분이 나타나기 때문에 여러 가지 정황으로 볼 때 약간의 오차는 발생할 수 있다는 것을 알게 되었습니다. 그러나 C값이 작으면 작을수록 오차가 덜 발생하는 것을 확인할 수 있음을 통해, C값이 작을수록 T값이 작게 나오기 때문에 C의 계산과정에서 오차가 작게나오는 것을 다시 한번 확인 할 수 있었습니다.

참고 자료

없음