[결과] 선형 연산 증폭기 회로

소개글

전자회로실험에서 견본으로 사용됐을만큼 훌륭한 레포트입니다.
Pspice회로도 및 시뮬레이션결과, 고찰, 실험 계산방법 세부과정 등
각 실험의 중요 사항에 대해 정말 세부적으로 다룬 레포트 입니다.
여러분도 모두모두 받아가시고 A+ 받으세요~

목차

1. 실험목적
2. 실험기기 및 부품
3. 실험회로 및 결과분석
(1) 반전 증폭기
(2) 비반전 증폭기
(3) 단위 이득 폴로워
(4) 가산 증폭기
4. 실험에 대한 고찰
① 반전 증폭기
② 비반전 증폭기
③ 단위 이득 폴로워
④ 가산 증폭기
5. 참고문헌

본문내용

<결과보고서> 실험28_선형 연산 증폭기 회로
1. 실험목적
선형 연산 증폭기회로에서 DC와 AC전압을 측정한다.

중략..

4. 실험에 대한 고찰
오차가 거의 없는 실험이었다. 실험을 하는데 741 op-amp의 핀 구조를 알아야만 했다.
처음 회로의 접지를 잘못 꾸며 고생했지만 조교님의 도움으로 비교적 쉽게 할 수 있었다.
전압 값은 DMM을 이용하여 측정하였다
① 반전 증폭기
741op-amp를 이용하여 반전 증폭기의 전압이득을 측정하는 실험이었다.
공식 로, 5배 증폭되는 것이었는데 1V를 인가 했을 때 4.9914V의 출력전압 값으로 거의 5배 증폭된 것을 알 수 있었다.
하지만 이건 반전증폭기이기 때문에 입력과는 반전된 형태의 파형을 볼 수 있었다.
② 비반전 증폭기
이 실험은 비반전증폭기를 설계하면 증폭률을 측정하는 실험이었다.
공식대로 거의 6배 증폭되어 나왔다. 그러나 비반전이기 때문에 파형의 형태는 입력과 같은 형태로 나오고 진폭만 6배 증폭된 것을 볼 수 있었다.
③ 단위 이득 폴로워
단위 이득 폴로워는 출력이 입력을 따라간다.(follow)라는 의미이다.
입력과 출력이 2.066V로 거의 비슷한 값이 나왔다.
하지만 이론상 단위이득 폴로워는 증폭이 되지 않으므로 실험값이 2V이하 이어야 하는데 2V이상의 출력전압값이 나왔다. 이는 실험상에서의 여러 가지 오차요인 때문으로 생각된다.
단위 이득 폴로워는 입력과 출력을 같게 하기 위해 쓰인다. 이유는 부하효과를 막기 위해 쓰인다고 배웠다.
단위 이득 폴로워는 회로를 안정화 시킬 때 사용하기 때문에 버퍼라고도 부른다.
④ 가산 증폭기
반전증폭기를 이용하여 가산기를 설계하고 출력전압을 알아보는 실험이였다.
2개의 입력이 각각 증폭되어 더해진 출력이 나왔다.
V1은 1배 증폭되어 1V 그대로 V2는 5배 증폭되어 5V가 나와 1+5=6V가 나왔다.
그러나 실제론 5.918V 가 나왔다. 역시 실험조건에서의 오차인 듯하다.
두 번째 실험에서는 V1과 V2 둘 다 1배 증폭된 실험이였는데 이 때는 1V+1V =2V가 더해 진 것을 관찰 할 수 있었다.

참고 자료

○ 기초전자회로실험 ; 인터비젼 (BOYLESTAD, NASHELSKY 공저)
○ Electronic Device And Circuits 6th ; Prearson prentice hall
(Thedore F. Bogart Jr, Jeffrey S. Beasley, Guillermo Rico)
○ 회로해석 ; 사이텍미디어 (Johnson, Hilburn)
○ 위키피디아 백과사전
http://en.wikipedia.org/wiki/Operational_amplifier_applications#Inverting_amplifier
○ 전자회로 7판 Thoms L. Floyd 지음
○ 기초전기전자공학 5판 김종수
○ 현대전자회로 장학신
○ 컬러로 배우는 전자회로 신윤기 지음
○ 마이크로전자회로 Sedra, Smith
○ 기초전자회로실험 남춘우