디지털회로 [ 주파수 분주기 _ 결과 ]
- 최초 등록일
- 2008.04.09
- 최종 저작일
- 2007.11
- 5페이지/ 한컴오피스
- 가격 1,000원
소개글
velilog를 이용한 실험의 분석, 파형 사진, 코드 등 포함
목차
10. 주파수 분주기
1.실험분석 및 결과
· 실험 1 : 1/2n 배 분주기
· 실험 2 : 기타 주파수 분주기
· 실험 3 : 16Mhz -> 500kHz
2.고찰
본문내용
· 실험 2 : 기타 주파수 분주기
이 실험은 회로에서 임의의 주파수를 분주하고자 할때 사용하는 회로로 여기에서는 1KMhz의 입력주파수로부터 3Khz, 4Khz의 주파수를 분주하였다. 하지만 실제 결과는 정확하게 4Khz, 3Khz의 출력주파수를 얻을 수 없었다. 뒷장의 결과사진을 보면 왼쪽이 4Khz의 출력파형, 오른쪽이 3Khz의 출력파형이지만 실제 얻어진 값은 3.33Khz, 2.5Khz였다. 이는 10Khz의 주파수가 한주기마다 하나씩 카운팅되기 떄문에, 4Khz나 3Khz로 주파수를 분주하기 위해 10Mhz의 4/10지점이나 3/10지점에서 정확히 출력신호를 내보내지 못해서 오차가 난 것 같다. 또 측정하는데 있어서 오차가 있었을 수 도 있다. 아래 박스는 실험과정과, 코드의 설명을 포함하였고, 그 아래는 출력파형을 오실로스코프로 측정하여 찍은 사진이다.
아래 사진은 왼쪽이 4Mhz, 오른쪽이 3Mhz로 분주한 주파수 파형이다.
실험 3 : 16Mhz -> 500kHz
이 실험은 16MHz의 클럭신호를 500Khz로 분주하는 회로를 설계하여 보드로 확인하는 실험이었다. 설계를 위하여 작성한 코드는 아래와 같다.
아래는 분주한 주파수가 제대로 되었는지 오실로스코프를 통해 파형을 측정한 사진이다. 이 실험은 16Mhz에서 500kHz로 정확히 32배 느려지므로 정확한 500Khz의 값을 얻은 것을 아래 사진으로부터 확인 할 수 있다.
참고 자료
없음