충북대 전기전자공학 디지털실험 9장 예비보고서

소개글

충북대 전기전자공학 디지털실험 9장 예비보고서

목차

목 적
원 리
1. RS(Reset-Set) Latch와 RS Flip Flop
2. D Latch와 D Flip-flop
3. JK Flip Flop
4. Edge-trigger flip flop
5. T flip flop
실험 준비물
예비 보고서

본문내용

목 적
1. 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.
2. D, JK 플립플롭의 동작을 이해한다.

원 리
1. RS(Reset-Set) Latch와 RS Flip Flop
RS flip-flop은 2개의 출력단자를 갖고 있으며, 이들 두 출력의 상태는 항상 반대이다. 입력은 출력을 set논리(“1” 상태)시키는 기능과 reset논리(“0” 상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS flip-flop은 RS latch 회로로 구성하는데, RS latch에 서는 입력단자로 출력을 set, reset시키는 기능의 set, reset단자와 Enable 단자가 추가된 RS latch도 있으며, 경우에 따라서는 preset과 clear 단자가 첨가된 RS latch도 있다.

2. D Latch와 D Flip-flop
D latch와 D flip-flop은 단일입력(D:데이터)을 갖고 있지만 출력은 두 개이다. D flip-flop은 RS flip-flop을 기본구조로 하여 만들어진다. Latch와 flip flop은 가장 기본적인 기억소자로, 일반적으로 pulse 지속시간에서 작동하는 flip flop을 latch라 하고, pulse transition에서 작동하는 flip flop을 register라 한다.

3. JK Flip Flop
jk Flip Flop은 RS flip flop과 유사하다. 다른 점은 JK flip flop의 2개 입력에 high상태가 가해지면 출력상태는 토글(toggle:상태전환)한다는 것이다.

참고 자료

없음