논리회로실험 디코더,인코더예비보고서
- 최초 등록일
- 2008.01.14
- 최종 저작일
- 2007.05
- 6페이지/ 한컴오피스
- 가격 1,000원
소개글
논리회로실험 디코더,인코더예비보고서입니다
참고로 A+맞았습니다.
목차
1. 예비조사 및 실험 내용의 이해
1.1 디코더
1-1. 2-to-4 디코더(Ⅰ)
1.2 인코더
1.2.1 4-to-2 인코더 설계
1.2.2 4-to-2 우선순위 인코더 설계
본문내용
1. 예비조사 및 실험 내용의 이해
1.1 디코더
디코더(decoder)란 n비트의 2진 코드(code) 값을 입력으로 받아들여
최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다. 일반
적으로 디코더는 n개의 입력선과 최대 2n개의 출력선을 가지며, 입력
값에 따라 선택된 하나의 출력선이 나머지 출력선들과 반대값을 갖는
다. 그림 1-1에 입력선이 2개, 출력선이 22=4개인 2-to-4 디코더를
나타내었다. 그림에서 예를 들어 AB 입력 값이 01일 경우에는 출력선
D1만이 1이고 나머지 출력선 D0, D2, D3은 모두 0이 되며, 나머지
입력값의 조합에 대해서도 한 출력선이 나머지 출력선들과 다른 값을
가짐을 확인할 수 있다.
1-1. 2-to-4 디코더(Ⅰ)
2-to-4 디코더의 또 다른 형태로 그림 1-2와 같은 디코더가 있다.
그림 1-2의 디코더에 대한 진리표와 그림 1-1의 디코더에 대한 진리
표를 비교해 볼 때 출력 값이 0은 1로, 1은 0으로 바뀌었음을 알 수
있는데, 이 디코더 역시 입력 값의 각 조합에 대해 한 출력선이 나머
지 출력선들과 반대값을 가짐을 확인할 수 있다. 또한 회로를 비교해
보면 그림 1-1의 AND 게이트들이 그림 1-2에서는 NAND 게이트로
바뀌었음을 알 수 있다.
실제로 회로 구성에 사용되는 디코더는 주로
그림 1-2와 같은 형태가 많다. 그 이유는 일반적으로 AND 게이트를
칩 내부에 구현할 때는 NAND 게이트 뒤에 NOT 게이트를 연결한 형
태로 구현되며, 따라서 그림 1-2의 NAND 게이트를 사용한 디코더가
그림 1-1의 AND 게이트를 사용한 디코더에 비해 게이트를 더 적게
쓰기 때문에 경제적이고 성능 측면에서도 NOT 게이트의 신호전달
지연시간 만큼을 줄일 수 있기 때문이다.
참고 자료
없음