연세대 전기전자 기초실험 7. 기본 논리 게이트 설계 실험 (예비보고서)

소개글

연세대학교 전기전자 기초실험 7. 기본 논리 게이트 설계 실험 입니다.

목차

1. 목적

2. 개요


① 게이트들을 트랜지스터로 어떻게 구현하는지 알아보시오.

② XOR 게이트를 최소의 2입력 AND, OR, NAND, NOR, NOT등을 이용하여 구현
해 보시오.

③ TTL(Transistor Transistor Logic), ECL(Emitter Coupled Logic), MOS(Metal Oxide Semiconductor), CMOS(Complememtary Metal Oxide Semiconductor)에 대하여
조사하시오.

④ 카르노 맵을 이용하여 진리표를 부울 대수 방정식으로 만드시오.

⑤ 전뺄셈기와 반뺄셈기의 부울 대수 방정식을 만드시오.

본문내용

1. 목적

논리 회로를 구성하는 기본 논리 게이트의 동작을 이해하고, 논리 회로를 간소화 시킬 수 있는 부울 법칙과 드모르간 정리를 이해한다. 또한, 반덧셈기와 전덧셈기의 동작 원리를 파악하고 TTL칩을 이용하여 반덧셈기와 전덧셈기를 구현하여 파형을 측정한다.



2. 개요

① 기본적인 논리 게이트의 동작 이해
② 부울 법칙과 드모르간의 정리의 이해
③ 반덧셈기와 전덧셈기의 동작 원리 이해
④ TTL칩을 이용하여 반덧셈기와 전덧셈기 회로를 구성하고 동작 확인


① 게이트들을 트랜지스터로 어떻게 구현하는지 알아보시오.
1) AND Gate
TR에서 E, B, C중 두 개의 입력을 B와 C로 하고 E를 출력으로 한다. TR은 Base와 Collector에 신호가 들어가야 Emitter로 출력이 나오므로 이는 AND의 원리와 같고 트랜지스터로 구현한 대략적인 회로와 NMOS로 구현한 그림은 다음과 같다.


2) OR Gate
두 개의 입력단자에서 결합되는 네 가지 조합에 대하여 논리합과 동일한 결과를 출력하는 회로이다. 그림은 다음과 같다.


3) NOT Gate
입력되는 것과 반대의 결과가 출력되는 것으로 입력이 0이 되면 결과는 1이 되고 반대로 입력이 1이 되면 결과는 0이 출력된다. 그림은 다음과 같다.


② XOR 게이트를 최소의 2입력 AND, OR, NAND, NOR, NOT등을 이용하여 구현
해 보시오.
Truth Table(XOR)


⊕
0
0
0
0
1
1
1
0
1
1
1
0

XOR 게이트의 Truth Table은 위와 같다. 따라서 두 개의 입력 단자에서 같은 값이 주어지면 0이 출력되고 서로 다른 값이 주어지면 1이 출력되는 것을 볼 수 있으므로 배타적 논리합이라고 볼 수 있다. 트랜지스터로 구현한 그림과 GATE의 Implement는 다음과 같다.

참고 자료

없음