• LF몰 이벤트
  • 캠퍼스북
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

논리회로실험-가산기와 감산기 결과보고서

*명*
최초 등록일
2007.12.29
최종 저작일
2007.10
12페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

소개글

논리회로실험-가산기와 감산기에 대한 결과보고서입니다..
10점만점에 10점 맞은 자료입니다..
감사합니다..

목차

1. 실험목적
2. 실험에 대한 간략한 이론
3. 실험 과정 및 문제에 대한 고찰
4. 실험전반적인 내용에 대한 고찰

본문내용

-가산기와 감산기 결과 보고서-
1. 실험목적
Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.
2. 실험에 대한 간략한 이론
(1) 가산기(adder): 두 개의 2진수를 더해 주는 논리 회로
(1.1) 반가산기(half adder)
- 2진수를 2개의 수를 합하여 합(Sum)와 자리올림(Carry)를 구해주는 조합 논리회로
- 2개의 입력밖에 받을 수 없으므로, 전단계의 자리올림은 더해줄 수 없다.

S = A` ∘ B + A ∘ B`
C = A ∘ B

(1.2) 전가산기 (full-adder)
- 두 개의 입력과 전 단계에서 발생한 자리 올림수를 더하도록 구성
- 두 개의 반가산기와 한 개의 논리합 회로를 이용하여 구성
- 자리올림수를 더해 줄 수 없는 반가산기의 단점을 보완한 가산기라 할 수 있다.

참고 자료

1. 디지털 설계 이론과 실습 (WAKERLY)
2. 디지털 논리회로 설계 (박기주)

자료후기(2)

*명*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 한글파일 예비보고서(7 가산기) 9페이지
    실험제목 : 가산기 - 예비보고서 1. ... 다음 그림 1은 반가산기의 논리기호이다. ◀ 표 1반가산기진리표 논리 - ... 생성기/검사기 등 여러 종류의 고정기능 조합논리회로 중에서 지난 실험에서는
  • 한글파일 [논리회로실험] 실험3. 가산기&감산기 결과보고서 5페이지
    진리표는 예비보고서의 예상 결과 값과 동일하게 나왔다. * 실험 2 : 전가산기 ... 진리표는 실험1과 마찬가지로 예비보고서의 결과 값과 동일하게 나왔다. * ... 실험 과정 및 결과 * 실험 1 : 반가산기 1) 실험 과정 - 주어진 회로
  • 한글파일 가산기, 감산기 설계 16페이지
    실험 목적 가산기, 감산기의 원리를 이해하고, 가산기, 감산기 회로를 설계하여 ... 그리고 빌림 수의 개념이 어려웠지만, 이번 보고서를 작성하고 정리하면서 많은 ... 실험 결과 ① 반가산실험 입력 스위치 A, B를 Low(0)로 설정 입력
  • 한글파일 논리회로실험 병렬 가산기 설계 6페이지
    논리회로설계 실험 예비보고서 #3 실험 3. 병렬 가산기 설계 1. ... 무시하므로 결과값은 00011001이다. (3) 병렬가산논리회로 오른쪽의 ... 그림은 8bit 병렬가산기의 논리회로도이다.
  • 한글파일 디시설 - 4비트 가산감산기 , BCD 가산 10페이지
    결과 보고서 ( 4비트 가산/감산기 , BCD 가산기 ) 제목 4비트 가산 ... 이번 실험에서 설계한 BCD 가산기의 HEX-to-BCD 과정에서 입력이 ... 참고문헌 양영일, 『VHDL을 이용한 디지털 논리회로 설계』, 미래컴(2010
더보기
최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
논리회로실험-가산기와 감산기 결과보고서
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업