제 9장 (결과) 연산 회로 설계 실험

소개글

제 9장 (결과) 연산 회로 설계 실험.hwp
입니다.

목차

없음

본문내용

① 자리 올림 예견법(carry look ahead)의 장단점을 조사하고 위의 회로와 비교하시오.

자리 올림 예견법이란 각각의 비트의 순차적인 덧셈을 통해 carry를 계산하지 않고 비트들을 계산하기 전에 각 비트의 조합을 통해서 carry를 먼저 결정한 후 비트들을 계산 하는 방법을 말한다. 병렬가산기의 경우에는 단순한 전가산기를 병렬로 연결하여 간편하게 구성 가능 하지만 하위 비트에서 계산된 carry가 다음 상위 비트에 전달되어야 비로소 다음 계산이 시작, 즉, 최하위 비트부터 최상위 비트까지의 계산이 순차적으로 이루어지기 때문에 time delay가 크다. 그러나 carry look ahead 방법을 쓰게 되면 비트계산 전에 먼저 carry를 계산해 놓기 때문에 각 자리 비트의 덧셈이 동시에 이루어 질수 있으므로 Time delay를 줄일 수 있다. 그러나 carry look ahead 방법은 비트 계산 전에 비트의 조합에 따라 결정될 carry를 계산하기 위한 추가적인 논리회로가 필요하다.

② 4비트 덧셈기/뺄셈기의 최대 경로 지연을 찾아서 이것을 클록에 의해서 동작시켰을 때의 가능한 최대 동작 주파수를 계산하시오.
하위 비트 계산의 결과물인 carry가 상위 비트의 입력이 되어 계산되므로 최대 경로 지연시간은 이므로 만약 클록의 변화 주기가 보다 작으면 hazard가 발생하게 된다.
이므로 최대 동작 주파수는 이다.

③ 다른 종류의 덧셈기를 조사하여 32비트의 덧셈기를 구현할 경우에 가장 빠른 동작 속도를 나타내는 덧셈기를 구하시오.

♠ Ripple Carry Adder

♣ n개의 full adder(FA)를 직렬로 연결하여 구성
♣ 각 carry-out의 지연시간으로 인하여 비트수가 증가함에 따라 계산지연시간이 선형적으로 증가
♣ small, simple하므로 대체적으로 많이 사용. (pipeline 구조 병행해서 사용하기도 함)

♠ Carry Lookahead Adder

참고 자료

없음