논리회로 실험 (가산기와 감산기) 결과 (사진첨부, PSPICE첨부, Truth TAble , 카노맵 첨부)

소개글

논리회로 실험 ( 가산기와 감산기 )
결과 레포트 입니다. 실험에 대한 모든 사진을 첨부 하였고,
PSPICE로 직접 구성한 사진도 첨부
반가산기 전가산기 2bit-parallel 감산기 전감산기 문제 해결 하였습니다.

목차

1. 반가산기 실험
(PSPICE ,TRUTH TABLE , 카노맵, 사진 첨부)

2. 반가산기를 이용한 전가산기 실험
(PSPICE ,TRUTH TABLE , 카노맵, 사진 첨부)

3. 2-Bit parallel 회로 구성
(PSPICE ,TRUTH TABLE , 카노맵, 사진 첨부)

4. 반감산기 실험
(PSPICE ,TRUTH TABLE , 카노맵, 사진 첨부)

5. 전 감산기 실험
(PSPICE ,TRUTH TABLE , 카노맵, 사진 첨부)

본문내용

실험 3 .가산기와 감산기


실험 1. 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.
◎ 반가산기
반가산기(half adder)는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력( carry out)에 의하여 출력한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성할 수 있다.
- 반가산기는 하위 자리에서의 캐리가 없지만, 전가산기는 하위자리에서 캐리를 받아서 셈한다.
- 반가산기는 2진수를 더할 때 최하위 자리의 덧셈을 할 때 사용하고, 그 이후부터는 전가 산기를 사용한다.
- 반가산기는 2개의 입력과 2개의 출력을 필요로 한다.
①회로구성
XOR GATE(7486)와 AND GATE(7408) IC를 이용하여 반가산기를 구성하였다. Date Sheet를 참고하여, IC를 구성하였고 GND와 Vcc=5V 를 설정하여 주었다.

반가산기의 Truth Table값과 출력 값이 정확하게 일치 하였다. 반가산기를 통하여 C (자리올림)과 S(두2진수의 합)을 표현해 줄 수 있었다. 실험.1 을 통하여 반가산기의 특징을 알아 볼수 있었다.

참고 자료

없음