[전기회로]Op-Amp 실험(연산증폭기)

소개글

OpAmp 실험 예비보고서 입니다.
비반전, 반전, 차동, 용어해석, 슬루율, 입력오프셋전압 LPF(저역통과 필터)에 대한 내용입니다.
[신호 입, 출력에 관련된 증폭과 필터링]

목차

1.실험목적

2.실험장치

3.실험이론
3.1연산증폭기 개요
3.2연산증폭기 기본 성질과 특성
3.1.3 연산증폭기 용어 해석
1) 동상모드 제거비(CMRR)
2) 입력 오프셋 전압
3) 입력 바이어스 전류
4) 슬루 레이트
5) Op-Amp의 이득과 주파수 대역
3.2. 기본 선형 증폭기
3.2.1 전압팔로워회로
3.2.2 비반전 증폭 회로
3.2.3 반전 증폭회로
3.2.4 차동 증폭회로
3.3. 저역통과 필터
3.3.1 RC 저역 통과 필터

4. 실험 절차

5. 참고 문헌

본문내용

1. 실험 목적
입력신호와 출력신호의 관계에 큰 역할을 담당하는 신호의 증폭과 필터링을 이론적으로 이해하고 이를 통하여 신호의 증폭과 필터링에 따른 주파수 변화 및 신호의 왜곡, Bias 전류 및 Offset 전압 조정, Slew rate 고찰을 Bread Board와 오실로 스코프, 함수 발생기를 통하여 직접 구현한다.

3. 실험 이론

3.1. 연산증폭기(Op-Amp)
3.1.1 연산증폭기 개요
연산증폭기(operational amplifier)는 연산을 위해서 사용할 수 있는 일종의 차동증폭기이다. 저항, 커패시터, 다이오드 등 연산증폭기의 외부회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있다. 연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 가지고 있으며 두 입력단자 전압간의 차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다. 연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원은 기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 이 두개의 전압을 연산증폭기에 입력하여 전압을 출력하는 전압 증폭기로 증폭도가 극히 높은 특징이 있다. 일반적인 연산 증폭기라도 10000 배 정도의 증폭도를 갖고 있으며 이것을 연산 증폭기의 OPEN LOOP VOLTAGE GAIN 이라하여 AV로 나타낸다．

참고 자료

1. 최신 회로 이론, 이준웅, 동일출판사, 1999
2. 대학전자응용실험 Op-Amp 편, 이재기 외 2인 ,학문사 ,1999
3. 기초전기회로실험, 신경욱, 정학기, 대영사, 1993
4. 기초전기 전자회로, 허정연, 경남대학교 출판사