[회로실험] Parity checker

소개글

첫번째 실험은 멀티 플렉서를 이용해 Parity maker를 설계해 보고 에러의 발생 여부를 알아보는 실험이고 두번째 실험은 신호등 제어기로서 주어진 조건에 따라 작동시켜보는 것이다. 목적은 Multiplexer(Mux) 를 이용하여 간단한 비교기 및 Parity maker 를 설계하여 보고 De- Multiplexer(Demux) 를 이용하여 다중 출력 조합 논리 회로를 구성하는데 있다.
성심성의껏 쓴 보고서 입니다~~실제로 실험한 내용을 토대로 쓴 보고서 이기 때문에 더 알차고 궁금한점을 모아 답변해 놓았기 때문에 이론 공부하는데도 많은 도움이 될 것이라고 생각합니다 ^^

목차

없음

본문내용

비트들이 보내지기 전에 계산을 해서, 만약 전체 데이터 비트의 합이 짝수이면, 패리티비트를 1로 설정함으로써 전송되는 모든 비트의 합계가 홀수가 되도록 한다. 만약 데이터 비트 값의 합이 이미 홀수라면, 패리티비트는 0으로 설정된다. 수신 측에서는, 들어오는 비트군(群)을 점검하여 전체 비트 값의 합이 홀수인지를 확인한다. 이때 만일 합이 짝수라면, 전송중 에러가 발생했다는 것을 의미하며, 그 데이터는 다시 전송되거나, 또는 시스템을 멈추고 사용자에게 에러메시지가 보내지는 등의 조치가 취해 진다.
4) 실험 결론
* 이번 실험을 통해 이론 수업시간에 배운 패리티 발생기와 체커에 대해 알 수 있었다.
* 처음에 S2의 연결을 제대로 해주지 않아서 실험이 지연되었었으며 스위치에 Vcc를 연결해 주지 않아 실수를 범했다.
* 8:1 Mux 칩을 처음 사용해 보았으며 그 속 내부 구조에 알 수 있었다.
* 실험을 하면서 꺠달은 것이 있다면 Mux 칩 역시 74로 시작하는 것으로 보아 TTL 일 까 하는 생각도 해 보았다.
* 정말 패리티 검출기로 에러를 검출할 수 있다는 것이 신기했고 내 컴퓨터에도 그러한 시스템에 갖추어져 있어 에러가 감출됐을 경우 나에게 알려주는 프로그램이 있었으면 하는 생각을 하였다.

참고 자료

없음