• 파일시티 이벤트
  • 캠퍼스북
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

베릴로그를 이용한 FSM(Finite State Machine) 및 자판기 설계

*인*
최초 등록일
2005.03.30
최종 저작일
2005.03
14페이지/한글파일 한컴오피스
가격 3,000원 할인쿠폰받기
다운로드
장바구니

* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다. 한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.

소개글

열심히 했습니다^^

컴파일 실행환경

MAX2-PLus 상에서 실행한다

본문내용

1. Verilog Code
module mealy (data_in, data_out, clock); // 모듈구현
output data_out;
input data_in;
input clock;
reg data_out;
reg [2:0] pres_state, next_state; // 현재의 상태와 다음상태를 저장 값으로 지정
parameter st0=3'd0, st1=3'd1, st2=3'd2, st3=3'd3, st4=3'd4;

always @(pres_state or data_in)
begin: fsm
case (pres_state) // 현재의 상태에 따라서

st0: case(data_in) // 현재의 상태가 st0일 경우 다시 케이스문 적용
0: next_state=st0; // 입력이 0이면 다음상태는 다시 st0으로
1: next_state=st1; // 1이면 st1로 넘어감.
endcase
st1: case(data_in) // st0과 같은 원리로 적용
0: next_state=st0; // 입력값에 따라 상태를 변화시킨다.
1: next_state=st2;
endcase
st2: case(data_in)
0: next_state=st0;
1: next_state=st3;

참고 자료

없음

이 자료와 함께 구매한 자료

*인*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우
최근 본 자료더보기
탑툰 이벤트
베릴로그를 이용한 FSM(Finite State Machine) 및 자판기 설계
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업