[논리회로] 논리회로 - Propagation delay

소개글

숭실대 최재영 교수님의 논리회로 수업 리포트 입니다.
책은 LOGIC AND COMPUTER DESIGN FUNDAMENTALS 입니다.

목차

없음

본문내용

전파지연(Propagation delay)은 신호값의 변화가 입력에서 출력까지 전달되는 데 걸리는 시간을 나타낸다. 작동속도는 가장 긴 전파지연에 역으로 관계된다.
이런 모든 인자들이 설계자에게 중요함에도 불구하고, 전파지연은 논리설계에서 가장 중요한 위치를 차지한다. 전파지연을 결정하는 것이 밑의 그림에 설명되어 있다. 세가지 전파지연 인자가 정의 되어 있는데, 하강지연시간(high-to-low propagation delay time,tPHL)은 입력전압 IN의 기준전압에 대한 출력전압 OUT(출력전압은 H에서 L로 가는 것이다.)의 기준전압으로 지연값이다. 사용되는 기준전압은 전압신호의 50%이다. 논리군에 따라 다른 기준전압도 사용될 수 있다. 상승지연시간(Low-to-high propagation delay time,tpd)은 이러한 두 가지 지연값 중 최대값으로 정의된다. 여기서 최대값을 취한 이유는 어떤 신호가 입력엥서 출력으로 전송되어 나갈 때 걸리는 얼마 안되는 시간보다는 가장 오래 걸린 시간을 찾아내는 것이 더 중요하기 때문이다. 그렇지 않으면 전파지연에 대한 정의가 데이터의 사용에 따라 달라진다. 제품 생산자는 보통 생산하는 제품에 대한 전파지연값, 하강지연시간, 상승지연시간의 최대값과 일반값을 모두 명시해 놓는다.

참고 자료

없음