[ARM] ARM System-on-Chip Architecture ARM (Organization and Implementation)
- 최초 등록일
- 2004.10.02
- 최종 저작일
- 2004.06
- 7페이지/ MS 워드
- 가격 1,500원
소개글
^^
목차
1. Summary of chapter contents
2. 3-state pipeline ARM organization
2-1. 구성요소
2-2. 3–stage pipeline의 동작
2-3. PC behaviour
3. 5-stage pipeline ARM organization
3-1. Memory bottleneck
3-2. 5-stage pipeline
3-3. Data forwarding
3-4. PC generation
4. ARM instruction execution
4-1. Data processing instructions
4-2. Data transfer instructions
본문내용
3. 5stage pipeline ARM organization
ARM은 저가 모델로 디자인 되어서 3단계의 pipeline만 지원하지만, ARM9부터는 RISC CPU에서 전
통적으로 많이 쓰는 5단계의 pipeline을 지원한다.
• 프로세서는 높은 성능을 요구한다.
3-stage pipeline: 효율적인 가격, 성능면에서는 약세
• 프로그램의 요구시간
p78공식: T = time, N = 프로그램 과정에서 실행되는 명령어의 수
CPI(Clock cycle Per Instruction): 한 명령어당 걸리는 클럭 수
f = 클럭 주기
• 성능 향상의 두 가지 방법
1) 클럭 비율(f)을 높인다.
2) CPI를 감소시킨다
3-3. data forwarding
• stage-3pipe 라인과 비교했을 때 stage-5 pipeline이 좀더 복잡한 주요소스를 가졌다(명령어
실행이 세 개의 파이프 라인 stage에 퍼져 있기 때문).
• stalling(오도가도 못하다... 멈추다)된 파이프라인이 forwarding path 하는 것은 데이터 의존성
(두 명령어 사이에 참조하는 데이터가 서로 연관 되었느냐)을 해결하기 위한 방법이다.
• 여러 개의 파이프라인에 들어가는 명령들을 제어해 줄 장치가 마련되어 있지 않다면 명령들이
한 파이프라인에 집중되거나 반대로 여기저기 흩어질 수 있다(곧바로 CPU의 성능을 저하시킴).
• stalling을 피할 수 없는 예외 상황도 있다.
참고 자료
Chapter 4. ARM Organization and Implementation