• 파일시티 이벤트
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트
  • 위잇 도시락 이벤트

[정보통신실습] 4-bit 2진 가감산기 회로 조립 및 측정 작업

*지*
최초 등록일
2004.05.26
최종 저작일
2004.05
4페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

목차

▶ 작품명
▶ 학습 목표
▶ 이론
▶ 측정작업

본문내용

▶ 작품명 : 4-bit 2진 가감산기 회로 조립 및 측정 작업

▶ 학습 목표
⦁IC 7483 동작을 이해하고 설명할 수 있다.
⦁가산기/감산기를 조립하고 동작할 수 있다.
⦁가/감산기의 동작을 이해하고 설명할 수 있다.

▶ 이론
반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 그림 1-1에 나타낸 것과 같이 2개의 비트 A와 B를 더해 합 S와 자리올림(carry) Co를 출력하는 조합회로이다. 전가산기(full adder)란 그림 6-3과 같이 2개의 비트 A, B와 밑자리로부터의 자리올림 Ci을 더해 합 S와 윗자리로의 자리올림 Co를 출력하는 조합회로이다. 참고로 반가산기, 전가산기란 이름은 반가산기 2개를 사용하여 전가산기를 구성할 수 있다는 점에 착안하여 지어진 이름이다. 그림 1-2는 2개의 반가산기와 1개의 OR 게이트를 사용하여 전가산기를 구현한 회로이다.

참고 자료

없음
*지*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

최근 본 자료더보기
탑툰 이벤트
[정보통신실습] 4-bit 2진 가감산기 회로 조립 및 측정 작업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업