[전자회로실험] 기본 논리 함수 및 gate와 가산기

등록일 2003.10.25 한글 (hwp) | 37페이지 | 가격 1,000원

소개글

꼼꼼하게 작성한 실험 자료입니다. 연습-실험문제 및 실험예상 결과 PSPICE STIMULATION등 실험에 관한 전체작인 예비자료가 들어 있습니다.
실험에 있어서 모든자료가 들어 있으니 참고 하시기 바랍니다. 문서의 방식은 여타 대학 기준에 맞추어 만들어져 있습니다.

목차

1 실험목적
2 안전 및 유의사항
3 시료 및 사용기기
4 관련이론
5 IC 소자
6 TTL & CMOS 반도체
7 Logic 74 TTL Series Arrangements
8 실험 절차 및 문제

- 실험의 목적
- 실험에 대한 생각
- 이론치, Pspice

본문내용

능동소자인 트랜지스터나 FET를 찌그러짐이 없는 증폭기로 사용하기 위해서는 각 소자에 바이어스를 인가해 주어야 한다. 그 이유는 능동소자들의 전체 정 특성 곡선이 선형이 아닌 비선형 특성을 일부 갖고 있기 때문이다.
3) I2L (Intergrated Injection Logic)

DCTL의 변형회로이며, 쌍극성 TR 기술을 이용한 LSI(대규모 집적회로)용으로 대단히 우수한 게이트이다. 부하저항을 pnp 트랜지스터로 대치함과 동시에 또 isolation의 필요성 자체를 없앰으로써 집적도의 관점에서 게이트 구조의 최적화를 시도한 논리회로의 개념이 1972년에 도입된 intergrated injection logic (I2L), 혹은 merged transistor logic (MTL)이다. 이의 기본 착안점은 아래그림에서와 같이 스위칭 트랜지스터의 베이스에 직접 pnp트랜지스터로부터 전류가 공급되므로 npn트랜지스터와 pnp트랜지스터를 집적시킨 것이다.

*원하는 자료를 검색 해 보세요.
  • 가산기와 감산기 5페이지
    사전보고서 제출일 학과 전자공학과 조 학번 조원이름 성명 Ch. 6 가산기와 감산기(Adders and Subtractors) - - 1. 실험목적 - 반 가산기와 전 가산기의 원리를 이해한다. - 반 감산기와 전 감산기의 원리를 이해한다. - 가산기와 감산기의 동작..
  • 가산기 14페이지
    실험 2. 가산기 1. 이 론 2. 예비보고서 (1) 앞에서 설명한 방법을 쫓아서 그림 5의 반 가산기를 8개의 2입력 NAND 게이트만으로 설계하라. 또 NAND 게이트 두 개에 대한 pin 구성도를 크게 그리고 반 가산기 실현을 위한 pin 연결도를 그려라. 그림 ..
  • 반가산기와 전가산기 - 결과 4페이지
    기초회로실험 <반가산기와 전가산기> - 결과보고서 - - 8조 - 정보통신공학부 반가산기와 전가산기 - 실험의 목적 - (1) 반가산기와 전가산기의 원리를 이해한다. (2) 가산기를 이용한 논리회로의 구성능력을 키운다. - 실험의 개요 - 2진 연산에 따라서 계산 값과..
  • 가산기,감산기,회로실험 예비보고서 4페이지
    1.실험 목적 ※반가산기와 전가산기의 논리와 회로를 이해한다. ※반감산기와 전감산기의 논리와 회로를 이해한다. ※가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다. 2.실험 이론 (1)반가산기 반가산기는 2개의 2진 입력과 2개의 2진 출력으로 구성된다. 입력..
  • 결과 가산기 & 감산기 6페이지
    실험1) 반가산기 Setting : 전압공급기로 공급전압 V _{CC} =5V 공급 Breadboard상의 오른쪽 노드를 V _{CC}(입력=1), 왼쪽을 GND(입력=0)로 설정 다이오드 2개를 사용하여 합(S)과 올림수(C)를 표현 B Vcc GND S C Meas..
  • 가산기 9페이지
    가산기 1. 실험제목 ☞ 가산기 2. Abstract ☞ 디지털 컴퓨터들은 다양한 정보처리 작업을 집행한다. 그 때 여러 가지 계산을 만나게 되는데, 그중 가장 기본적인 것이 두 비트의 덧셈이다. 이 간단한 덧셈은 4가지 가능한 기본 연산들로 구성된다. 즉, 0+0=..
  • [전자회로실험] 가중 가산기와 차동 증폭기 4페이지
    가중 가산기와 차동 증폭기 1. 목적 : 연산 증폭기를 이용한 가중 가산기 회로와 차동 증폭기 회로를 실험을 통해 이해한다. 2. 이론 : 1) 가중 가산기 왼쪽의 그림은 가중 가산기 회로로 부귀환 경 로 에는 하나의 저항기 {R}_{f} 가 놓여 있지만, 연산 증 폭..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [전자회로실험] 기본 논리 함수 및 gate와 가산기