[전자회로실험] 기본 논리 함수 및 gate와 가산기

등록일 2003.10.25 한글 (hwp) | 37페이지 | 가격 1,000원

소개글

꼼꼼하게 작성한 실험 자료입니다. 연습-실험문제 및 실험예상 결과 PSPICE STIMULATION등 실험에 관한 전체작인 예비자료가 들어 있습니다.
실험에 있어서 모든자료가 들어 있으니 참고 하시기 바랍니다. 문서의 방식은 여타 대학 기준에 맞추어 만들어져 있습니다.

목차

1 실험목적
2 안전 및 유의사항
3 시료 및 사용기기
4 관련이론
5 IC 소자
6 TTL & CMOS 반도체
7 Logic 74 TTL Series Arrangements
8 실험 절차 및 문제

- 실험의 목적
- 실험에 대한 생각
- 이론치, Pspice

본문내용

능동소자인 트랜지스터나 FET를 찌그러짐이 없는 증폭기로 사용하기 위해서는 각 소자에 바이어스를 인가해 주어야 한다. 그 이유는 능동소자들의 전체 정 특성 곡선이 선형이 아닌 비선형 특성을 일부 갖고 있기 때문이다.
3) I2L (Intergrated Injection Logic)

DCTL의 변형회로이며, 쌍극성 TR 기술을 이용한 LSI(대규모 집적회로)용으로 대단히 우수한 게이트이다. 부하저항을 pnp 트랜지스터로 대치함과 동시에 또 isolation의 필요성 자체를 없앰으로써 집적도의 관점에서 게이트 구조의 최적화를 시도한 논리회로의 개념이 1972년에 도입된 intergrated injection logic (I2L), 혹은 merged transistor logic (MTL)이다. 이의 기본 착안점은 아래그림에서와 같이 스위칭 트랜지스터의 베이스에 직접 pnp트랜지스터로부터 전류가 공급되므로 npn트랜지스터와 pnp트랜지스터를 집적시킨 것이다.

*원하는 자료를 검색 해 보세요.
  • [논리회로 실험] 가산기 실험 결과보고서 3페이지
    1.그림 4.1의 회로를 구성하고, 측정된 전압을 표 4.3에 기입하시오,2.그림 4.3의 회로를 구성하고, 측정된 전압을 표 4.4에 기입하시오,3.그림 4.4의 회로를 구성하고, 측정된 전압을 표 4.5에 기입하시오,4.그림 4.2의 회로를 구성하고, 측정된 전압을..
  • 아주대 논리회로실험 가산기, 감산기 결과보고서 7페이지
    실험 1은 반가산기를 구성하는 실험이었다. 반가산기 회로는 2진수 덧셈에서 맨 오른쪽 자리 계산을 위해 사용2개의 비트 A와 B를 더해 합 S와 자리올림 Co를 출력하는 조합 회로이다. C출력에 불이 들어오면 올림수가 존재한다는 것이므로 예를 들어 출력이 C;1 S:0..
  • 03 논리회로설계실험 결과보고서(병렬가산기) 5페이지
    1. 실험 목표 다이오드의 기본 특성을 이용한 정류회로를 구성하고 실험을 통해 특성을 확인한다.반파 정류회로, 전파 정류회로 및 브리지 정류회로의 특성을 살펴보고 비교해본다.<중 략> 5) 결과 분석8비트 병렬 가산기를 schematic & 모듈화 방식을 사용하여 ..
  • [논리회로]가산기 8페이지
    1. 반가산기(Half Adder) - 1자리의 2진수를 더하는 회로 한 비트씩 두 개의 2진수를 더하는 경우 4가지 상태의 값이 나온다. 입력은 두 개의 2진수 비트로 구성되고, 출력은 이들 두 개의 비트의 합과 자리올림(carry)으로 구성된다. 이때 합을..
  • 디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 4장(반가산기, 전가산기, 반감산기, 전감산기) 결과보고서 3페이지
    결과 및 고찰 이번실험은 연산회로인 가산기와 감산기를 구성하여 회로의 구성을 이해하고 동작의 특성을 확인하는 실험이었습니다. 가산기, 감산기의 TTL소자가 있었지만 직접 AND, OR, NOT게이트를 이용하여 회로를 구성하여 실험해 보았습니다.실험(1)은 반가산기 구성..
  • 가산기,감산기,회로실험 예비보고서 4페이지
    3.실험 방법(1) 실험 1. 반가산기의 실험 아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기 록한다.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티미터(검은색 선은 접지에 접..
  • [대충] 예비 VHDL을 이용한 기본 논리 게이트 및 가산기의 구현 4페이지
    1. 실험 목적 VHDL을 이용한 조합논리회로 구현을 익힌다.2. 실험 이론가. 반가산기 나. 전가산기다. 멀티플렉서 여러 개의 데이터 입력을 받아서 그 중 하나를 선택적으로 출력하는 논리회로로서 출력하고자 하는 데이터의 입력은 선택입력 신호에 의해서 제어된다. N개..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [전자회로실험] 기본 논리 함수 및 gate와 가산기