[전자회로실험] 기본 논리 함수 및 gate와 가산기

등록일 2003.10.25 한글 (hwp) | 37페이지 | 가격 1,000원

소개글

꼼꼼하게 작성한 실험 자료입니다. 연습-실험문제 및 실험예상 결과 PSPICE STIMULATION등 실험에 관한 전체작인 예비자료가 들어 있습니다.
실험에 있어서 모든자료가 들어 있으니 참고 하시기 바랍니다. 문서의 방식은 여타 대학 기준에 맞추어 만들어져 있습니다.

목차

1 실험목적
2 안전 및 유의사항
3 시료 및 사용기기
4 관련이론
5 IC 소자
6 TTL & CMOS 반도체
7 Logic 74 TTL Series Arrangements
8 실험 절차 및 문제

- 실험의 목적
- 실험에 대한 생각
- 이론치, Pspice

본문내용

능동소자인 트랜지스터나 FET를 찌그러짐이 없는 증폭기로 사용하기 위해서는 각 소자에 바이어스를 인가해 주어야 한다. 그 이유는 능동소자들의 전체 정 특성 곡선이 선형이 아닌 비선형 특성을 일부 갖고 있기 때문이다.
3) I2L (Intergrated Injection Logic)

DCTL의 변형회로이며, 쌍극성 TR 기술을 이용한 LSI(대규모 집적회로)용으로 대단히 우수한 게이트이다. 부하저항을 pnp 트랜지스터로 대치함과 동시에 또 isolation의 필요성 자체를 없앰으로써 집적도의 관점에서 게이트 구조의 최적화를 시도한 논리회로의 개념이 1972년에 도입된 intergrated injection logic (I2L), 혹은 merged transistor logic (MTL)이다. 이의 기본 착안점은 아래그림에서와 같이 스위칭 트랜지스터의 베이스에 직접 pnp트랜지스터로부터 전류가 공급되므로 npn트랜지스터와 pnp트랜지스터를 집적시킨 것이다.

*원하는 자료를 검색 해 보세요.
  • 디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 4장(반가산기, 전가산기, 반감산기, 전감산기) 결과보고서 3페이지
    결과 및 고찰 이번실험은 연산회로인 가산기와 감산기를 구성하여 회로의 구성을 이해하고 동작의 특성을 확인하는 실험이었습니다. 가산기, 감산기의 TTL소자가 있었지만 직접 AND, OR, NOT게이트를 이용하여 회로를 구성하여 실험해 보았습니다.실험(1)은 반가산기 구성..
  • [논리회로설계실험]반가산기와 전가산기 설계(Half Adder and Full Adder 설계 보고서) 10페이지
    <결론> 반가산기와 전가산기의 차이점인 자릿수를 입력하고 출력 할 수 있는 변수의 차이였는데 이를 이해하니 구현하는 것 자체는 어렵지 않았다. 첫 번째 실험이었던 OR-Gate를 만들면서 수많은 시행착오를 겪었는데 그때 터득한 Port map을 이용한 Entity를 ..
  • 실험3.반가산기,가산기 4페이지
    1. 실험관련내용(이론)1.1. 반가산기1.1.1. 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로의 일종으로 반가산기는 2개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 즉, 표와 같이 덧셈해야 할 2개의 비트를 받아서 2..
  • 디지털논리회로 레포트(전가산기) 4페이지
    1. 전가산기 전가산기는 3개의 입력 비트들의 합을 계산하는 조합회로이다. 전가산기는 3개의 입력과 2개의 출력으로 구성된다. x와 y로 표시된 입력 변수들은 더해질 현재 위치의 두 비트이며, z로 표시된 세 번째 입력 변수는 바로 전 위치로부터의 캐리이다. 3개의 비..
  • [디지털공학] 가산기의 종류와 구조 3페이지
    ** 반가산기 ** 입력을 X와 Y, 출력을 S(합의 LSB)와 C(캐리)로 나타내면 블록다이어 그램과 진리치표는 다음 그림과 같다. (다운받으시면 그림 있습니다.)카르노 도표를 그릴 필요없이 진리치표로부터 입,출력 변수간의 관계는 다음과 같다. (다운 받으시..
  • 반가산기 전가산기 2페이지
    - 반가산기반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 그림에서 나타낸 것과 같이 2개의 비트 A와 B를 더해 합 S와 자리올림(carry) Co를 출력하는 조합회로이다. 전가산기(full adder..
  • [논리회로 실험] 가산기 실험 결과보고서 3페이지
    1.그림 4.1의 회로를 구성하고, 측정된 전압을 표 4.3에 기입하시오,2.그림 4.3의 회로를 구성하고, 측정된 전압을 표 4.4에 기입하시오,3.그림 4.4의 회로를 구성하고, 측정된 전압을 표 4.5에 기입하시오,4.그림 4.2의 회로를 구성하고, 측정된 전압을..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서