[전자공학실험] JK플립플롭,T플립플롭 -결과레포트

등록일 2003.10.18 한글 (hwp) | 14페이지 | 가격 500원

소개글

회로도와 피스파이스 시뮬레이션, DISCUSSION 이 모두 포함된 최고의 리포트 입니다. A+ 받았습니다

목차

1. JK 플립플롭`
2. T 플립플롭

본문내용

T Filp-Flop은 RS, JK, D Filp-Flop 회로에서 변환할 수 있다. 즉, J=1와 K=1의 상태에서 CP의 상태변화 때 출력의 변화가 있게 되므로 T Filp-Flop과 같은 동작을 한다. 즉 입력이 0이면 출력은 불변이며, 입력이 1상태일 때 출력은 먼저 출력의 반대가 된다.
위 표와 그림을 보면 알수 있듯이, T 에 1을 주었을때 J,K 모두 1이 들어가므로 Q(t+1) 의 값은 Q(t)값의 보수가 된다. 표에서는 4.519V 가 0.047V 로 변했다. 또 T 에 0을 주었을 경우에는 J,K 모두 0을 주는 경우와 같으므로 Q(t+1) 의 값은 Q(t) 값과 같게 된다. 위 표에서 보는바와 같이 4.446V 와 4.462V처럼 같게 나왔다.
이처럼 T 플립플롭은 JK 플립플롭의 토글 역할을 하므로 toggle 의 약자 T를 붙여서 T 플립플롭이라고 부른다.
실험결과 J 와 K 에 00, 01, 10, 11 이 입력될 때 모두 다른 연산을 하는 것을 알 수 있었다. 00 이 입력되었을 때 출력은 그 전 상태의 값을 출력한다. 만약 그 전의 값이 Q=1 이었다면 JK=00 일 때 Q=1 NQ=0을 출력하게 되고, 그 전의 값이 Q=0 이었다면 JK=00 일 때 Q=0, NQ=0을 출력하게 되는 것이다. 실험결과 Q=0.179V NQ=4.348V가 출력되어서 그 전 상태의 값을 그대로 출력한다는 것을 확인할 수 있었다.
*원하는 자료를 검색 해 보세요.
  • 순서논리회로 설계를 D, T, JK, SR 플립플롭으로 나타냄. 28 페이지
    개 요 (Outline) 문제 제기 : 우리 주변에서 순서논리회로를 이용하 여 설계될 수 있는 놀이를 생각해 보고 설계하여 보시오. 조건 : 외부입력 1개 이상, 상태 수 5개 이상, 출력 1개 이상 상태도, 상..
  • 특정 조건에 맞는 순서논리회로를 설계하고 이 설계한 회로를 VHDL로 표현하라. 36 페이지
    • 문제 제기 : 우리 주변에서 순서논리회로를 이용하 여 설계될 수 있는 놀이를 생각해 보고 설계하여 보시오. • 조건 : 외부입력 ..
  • JK와T플립플롭실험(예비) 6 페이지
    실험 제목 : JK와 T 플립플롭 실험 실험 일자 : 2011년 10월 4일 화요일 실험 목적 - JK 플립플롭(flip-flop)의 구성원리와 동작논리를 이해한다. - T(toggle) 플립플롭의 구성원리와 동작..
  • 플립플롭 보고서 6 페이지
    실험목적 1. SR 플립플롭의 운리 및 동작을 이해한다. 2. 래치회로의 원리 및 동작을 이해한다. 3. JK 및 D 플립플롭의 원리 및 동작을 이해한다. (1) JK 플립플롭 JK 플립플롭 : RS 플립플롭..
  • 플립플롭 9 페이지
    플립플롭 = “기억소자”로써 회로내에서 일시적인 결과를 저장하는 역할을 한다. - 플립플롭은 클럭 신호에 동기 되어 동작한다. - 순차논리회로(동기식일 경우)의 출력은 클럭신호에 의해 제어된다 클럭(clock)..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서