[디지털시스템설계] 디지털시스템설계

등록일 2003.10.10 MS 파워포인트 (ppt) | 15페이지 | 가격 1,000원

목차

1.Simple process
2. Shift-and- add Multiplier
3. Module 10-BCD => 7-Segment output

본문내용

Load 연산에서 Rx ← Data는 외부 Data입력의 데이터가 버스를 거쳐 어떤 레지스터 Rx로, 여기서 Rx는 R0부터 R3 까지가 될 수 있다. 이것은 전송된다는 것을 의미한다. Move연산은 레지스터 Ry에 저장된 데이터를 레지스터 Rx로 보가한다. 표에서 [Rx]와 같은 사각 괄호는 레지스터의 내용을 조회한다.

버스를 통한 단 하나의 전송이 요구되므로 Load와 Move연산은 완결되는데 단 하나의 클럭주기가 필요하다. Add와 Sub연산은 세 개의 단계를 필요로 한다. 첫 번째 단계에서 Rx의 내용이 버스를 통하여 레지스터 A로 전송된다. 그리고 나서 다음 단계에서 Ry의 내용이 버스에 배열된다. 가산기/감산기 모듈은 요구되는 기능을 수행하며, 결과는 레지스터 G에 저장된다. 마지막으로 세번째 단계에서 G의 내용은 Rx로 전송된다.
*원하는 자료를 검색 해 보세요.
  • [디지털공학]VHDL을이용한 디지털시계 9페이지
    ⑵VHDL Coding & Simulation & Comment ①클럭 분주 블록 편의상 60㎐를 발진 클럭으로 사용했음 library ieee; use ieee.std_logic_1164.all; use iee..
  • VHDL의 활용(_디지털시계의 설계) 12페이지
    VHDL의 활용 [ 디지털시계(digital watch)의 설계] ▣ 제1절 목표,구성 및 동작 ■ 설계의 목표 ▪ 시간(time)표시 기능, 시간수정, 스톱워치(stop watch) 기..
  • Quartus를 이용한 AND게이트의 결과 출력 2페이지
    < Quartus 프로그램을 이용한 AND 게이트의 결과 출력 > (1) 그림과 같이 코딩을 한 후에 컴파일해서 다음 그림과 같은 컴파일의 결과를 얻었다. (2) 핀 설정을 하기 위해 우선 사용하지 않는 핀을 다음의 그..
  • VHDL을 통한 자판기 설계 8페이지
  • VHDL을 이용한 디지털 시계 제작 19페이지
    1.제 작 과 정 - 하드웨어 제작 A. 기본 사양 (1) 시, 분, 초 표시 (2) 스위치를 통한 시간 조정 B. 설계 사양 (1) 입력 - 10개의 Push 버튼 - 16MHz 오실레이터 클..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      [디지털시스템설계] 디지털시스템설계