[전자공학실험] 회로의간소화및 EX-OR회로

등록일 2003.10.10 한글 (hwp) | 15페이지 | 가격 1,000원

소개글

장장 16 페이지에 달하는 자세한 결과레포트입니다.
회로도와 피스파이스 시뮬레이션, DISCUSSION 이 모두 포함된 최고의 리포트 입니다. A+ 받았습니다

목차

1. Exclusive OR 회로
2. De-Morgan의 정리
3. NAND gate를 이용한 기본논리회로
4. NOR gate를 이용한 기본논리회로

본문내용

비트 parity generater 회로의 결과를 확인하는 실험이다. 4비트 패리티 체커 회로는 홀수개의 입력이 1일 때(즉, 1개만 또는 3개의 입력이1)만 출력이 1이 나오는 회로이다.
즉 A에 clock를 B,C,D에 0을 입력 했을 때의 실험인 그림 6_1처럼 홀수 개의 1일때만 1이 출력되므로 결국 출력은 clock으로 나온다. 마찬가지로 A에 clock를 BCD=(001)을 넣었을 때 출력은 clock의 반전이 나온다.

NAND 로 구성한 EX-OR 게이트와 NOR로 구성한 EX-OR 게이트를 비교하는 실험이다.
패리티비트를 포함한 메시지는 전송된 후에 받는 쪽에서 에러를 체크한다. 메시지에 있는 패리티비트와 일치하지 않으면 에러가 발생한다. 전송자에서 패리티비트를 생성하는 회로를 패리티 생성기라고한다.

쓰여진 소자는 틀리지만 PSpice 결과와 위 그림을 참조하면,NAND로 구성된 EX-OR 회로와 NOR로 구성된 EX-OR회로의 결과 값은 같다는 것을 알 수 있다. 이는 NAND나 NOR만으로 회로를 구성할 수 있다는 증거일 것이다. 이런 점으로 우리는 NAND나 NOR를 범용게이트라고 부른다. NAND와 INVERTER게이트를 합쳐서 AND나 OR게이트를 만들 수 있다. NOR연산은 NAND연산의 쌍대성으로 보면 된다. 역시 NOR게이트 만으로 함수의 연산은 수행될 수 있다.
*원하는 자료를 검색 해 보세요.
  • 디지털로직실험/최신 디지털 공학 실험8 논리 회로 간소화 24 페이지
    실험 8 논리 회로 간소화 실험목표 ▣ BCD 무효 코드 검출기에 대한 진리표 작성. ▣ 카르노 맵(Karnaugh mpa)을 이용한 표현식의 간소화. ▣ 간소화된 표현식을 구현하는 회로 구성 및 테스트. ▣ 회로 ..
  • 디지털로직실험 8장 논리 회로 간소화 7 페이지
    ● 실험 목표 □ BCD 무효코드 검출기에 대한 진리표 작성. □ 카르노 맵(Karnaugh map)을 이용한 표현식의 간소화. □ 간소화된 표현식을 구현하는 회로 구성 밑 테스트. □ 회로 내의 ‘결함’에 대한 영향 ..
  • 보고서2 9 페이지
    실험 5 NOT gate 2개 직렬 연결하여 동일한 실험 실험 4를 통해서 not 게이트에서는 반전이 되어서 결과가 나오게 되었다. 이를 통해서 5번 실험을 하기 전에 not 게이트가 2개가 연결 된다면 반전에 반..
  • 보고서 3 8 페이지
    결과 및 결론 느낀 점. 실험을 하던 중에 이론으로도 알고 있는 2번째 실험이 이론과도 다르게 나와서 도중에 멈칫 했었다. 이유는 바로 첫 번째 실험에 썻던 7400의 배치도와 7402의 배치도가 당연히 같다고 생각하..
  • 보고서 5,8 19 페이지
    평가 및 복습 문제 1. 실험 순서3에서 반전이 동작하지 않도록 하기 위한 방법과 그 이유는? 이 실험에서는 스위치를 오픈시에 반전/ 닫을 경우 비반전의 결과를 보여주었다. 스위치를 닫을 경우에 0의 입력이 들어간다. 펄..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서