[ALU] VHDL을 이용한 ALU 설계

등록일 2003.09.20 기타파일 (vhd) | 2페이지 | 가격 1,000원

*해당 문서는 미리보기가 지원되지 않습니다.

컴파일 실행환경

없음

본문내용

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity ALU is port (
-- input signal
aluop : in std_logic_vector(4 downto 0);
bitop : in std_logic;
bitpos : in std_logic_vector(2 downto 0);
oprdlmx : in std_logic_vector(7 downto 0);
oprdw : in std_logic_vector(7 downto 0);
cstat : in std_logic;

-- output signal

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서