[전자회로실험] 반전 적분기

등록일 2003.09.17 한글 (hwp) | 10페이지 | 가격 700원

목차

1. 목적
2. 예비 지식
3. 준비
4. PSPICE
5. 실험
6. 결과

본문내용

1. 목 적
연산 증폭기를 이용한 반전 적분기 회로를 실험을 통해 이해한다.
2. 예비 지식
그림 4.1에 반전 적분기 회로를 나타냈다. 여기서 우리는, 연산 증폭기의 부귀한 경로에 하나의 커패시터 C가 놓여 있다는 것을 알 수 있다. 또한, 입력 신호 전압 vI가 연산 증폭 기의 마이너스 입력 단자에 접속된 저항 R을 통해 회로에 인가되고 있다는 것도 알 수 있 다. 이 회로는 적분의 수학적인 연산을 실현한다. 적분기와 같이 커패시터나 인덕터와 같 은 에너지 축적 소자가 포함된 회로의 해석은, 시간-영역해석과 주파수-영역해석으로 구 분될 수 있다.
*원하는 자료를 검색 해 보세요.
  • 연산증폭기(결과) 8 페이지
    1. 사용장비 및 부품 ․전원공급장치 ․함수발생기 ․디지털 멀티미터 ․오실로스코프 ․연산증폭기 : 741 ․저항 : 390Ω, 1kΩ, 2kΩ, 10kΩ, 100kΩ, 1MΩ 2. 실험 방법 2.1 반전증폭기..
  • [전자회로실험] 반전적분기 4 페이지
    적분기의 회로는 시간-영역해석과 주파수-영역 해석으로 구분할 수 있다 1) 시간-영역 해석 단계1,2: 회로에 부귀환이 형성되어 있으므로, V+=V-이다. 단계3: 플러스 입력 단자가 접지에 접속되어 있으므로 V+=V..
  • 기초전자회로실험 예비, 결과 레포트(가중 가산기와 차등증폭기, 반전적분기) 2 페이지
    이번 실험은 가중 가산기와 차동 증폭기, 반전 적분기 회로의 입력 전압과 출력 전압 파형을 측정하는 실험이었다. 예비레포트 시뮬레이션 결과에서 예상했던 것처럼 가중 가산기회로에서는 출력 전압이 입력 전압 신호 V1,V2의 가중..
  • 전자회로실험_예비3 4 페이지
    실제의 적분기 회로에서는 궤환 커패시터 C양단에 저항 를 연결하여 회로의 저주파 이득을 제한한다. 이는 연산증폭기의 포화를 방지한다. 입력 바이어스 전류에 의한 전압은 를 연결하여 줄일 수 있다. 이 때 병렬저항 로 인해 ..
  • op amp_비반전/반전 증폭기, 미분기, 적분기_예비보고서(프리랩) 7 페이지
    OP - amp를 이용한 비반전/반전 증폭기, 미분기, 적분기 1. OP-amp의 특성과 동작원리 ① ideal op-amp의 특성 1) 입력단자에 유입하는 전류는 0; (개방회로) 2) 입력단자간의 전압은 0; ..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서