[전자회로실험] 반전 증폭기와 비반전 증폭기

등록일 2003.08.28 한글 (hwp) | 7페이지 | 가격 1,000원

목차

1. 목적

2. 관련 이론
2.1 반전 증폭기
2.2 비반전 증폭기

3. 사용기기

4. 실험
4.1 반전 증폭기
4.2 비반전 증폭기

5. 준비
5.1 반전 증폭기
5.2 비반전 증폭기

6. PSPICE 실험 결과

7. 실험 결과

본문내용

1. 목적
연산 증폭기를 이용한 반전 증폭기 구성과 비반전 증폭기 구성을 실험을 통해 이해한다.

2. 관련 이론

2.1 반전 증폭기
연산 증폭기를 이용한 반전 증폭기 회로 구성을 그림 2.1에 나타냈다. 우리는 이 회로가 하나의 연산 증폭기와 두 개의 저항기 R1, R2로 구성되어 있다는 것을 알 수 있다. 우리는 또, 저항기 R2가 연산 증폭기의 출력 단자, 즉 단자 6으로부터 반전 또는 마이너스 입력 단자, 즉 단자 2로 거꾸로 접속되어 있다는 것도 알 수 있다. 회로가 이와 같이 접속되어 있을 때, 우리는 이 회로에 부귀환이 걸려 있다고 말한다. 한편, R2가 단자 6과 단자 3 사 이에 접속된다면, 우리는 이를 정귀환이라고 부른다. R2로 말미암아 연산 증폭기의 주위가 폐쇄된다는 점에 주목하기 바란다. 회로를 계속해 관찰하면, 단자 3이 접지되어 있고 저항 기 R1이 단자 2와 입력 신호 전압 전원 v1의 사이에 접속되어 있다는 것을 알 수 있다. 전 체 회로의 출력은 단자 6(즉, 단자 6과 접지 사이)에서 취해진다. 단자 6은 그곳의 임피던 스 레벨이 이상적으로 0이므로, 출력 단자로서 적합할 것이다. 바꿔 말하면, 단자 6과 접 지 사이에 부하 임피던스를 접속할 경우, 출력 전압 패는 부하 임피던스로 공급되는 전류 의 영향을 받지 않을 것이다.
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서