[논리회로] 플립플롭

등록일 2003.08.14 한글 (hwp) | 12페이지 | 가격 1,000원

소개글

각각 플립플롭의 이론과 진리표 회로도
또한 이 플립플롭으로 3비트 카운터 설계하는 과정을 6단계로 나우어 자세히 설명하였습니다.
절대 후회하지 않으실 겁니다.

목차

레치와 플립플롭의 차이점
플립플롭
RS 플립플롭
JK 플립플롭
D 플립플롭
T 플립플롭
비동기 입력신호
3비트 카운터 설계

본문내용

1. Latch와 Flip Flop의 차이점
Latch와 Flip Flop은 한 비트의 정보를 기억할 수 있는 기억소자로서 2진 셀(cell)이라고도 한다. 그러나 각각 enable과 clock 신호에 의해서 동작한다는 차이점이 있다. 즉, latch의 경우 입력신호가 그대로 출력신호가 되기 위해서는 enable입력에 적절한 신호가 가해져야 한다. Flip Flop의 경우는 입력신호가 그대로 출력신호가 되기 위해서는 clock 입력에 적절한 edge전압(상승 edge와 하강 edge)이 가해져야 한다.
일반적으로 pulse 지속시간에서 작동하는 flip flop을 latch라 하고, pulse transition에서 작동하는 flip flop을 register라 한다.
즉, latch는 레벨 트리거(level trigger)에 의해서 동작되고, flip flop은 에지 트리거(edge trigger)에 의해서 동작한다.

2. Flip Flop
- 일정한 기준 시점에서만 회로를 해석하고 그 시간 간격 동안 그 값을 기억, 유지한다. Flip-Flop의 기억시간은 clock주기이다.

2-1. RS Flip Flop
RS Flip Flop은 clock인가시, S가 1이면 출력은 세트(Q=1)되고, R이 1이면 출력은 리셋(Q=0)되며, S=R=0인 상태는 출력에 어떤 변화도
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서