[VHDL] 가산기

등록일 2003.08.13 MS 워드 (doc) | 18페이지 | 가격 2,000원

소개글

가산기의 종류 10가지
VHDL 프로그램및 결과 파형까지
그리고 약간의 고찰까지...
가산기 레포트 이것으로 끝...

목차

1.반가산기
2.전가산기
3.가산기의 종류
4.가산기 VHDL Program
5.가산기 알고리즘 비교

본문내용

1.반가산기

반가산기(helf adder)는 4자리수 중에서 한 자리수의 셈만을 생각한 경우이며, 아래자리에서 가산된 결과로 발생되는 캐리(carry)는 감안하지 않는 가산이다. 현재 자리만의 가산을 생각한다면, 현재 자리의 몫과 다음 자리수로 올라가는 올림수만을 고려해보면 다음 표 9-1과 같은 4가지의 경우만이 나타난다.
표에서 S가 "1"인 경우를 보면 A. B 두 입력이 0과 1일 때만 출력된다. 그리고 올림수(carry) C는 A, B 두 입력이 1일 경우에만 1일 출력된다.
우리는 이렇게 S와 C가 1인 경우만을 민텀(minterm)이라고 하며, 민텀들을 논리식으로 표시하면 다음과 같다.
*원하는 자료를 검색 해 보세요.
  • 논리 회로 VHDL 프로젝트 (가산기, 반가산기, 전가산기 소스코드, 사진, 파형, 캡쳐 모두 게재) 9페이지
    가산기(adder)디지털 컴퓨터들은 다양한 정보처리 작업을 수행한다. 그 때 여러 가지 산술연산을 만나게 되는데, 그 중 가장 기본적인 산술연산은 두 비트의 덧셈연산이다. 이러한 간단한 덧셈은 4가지 기본 연산들로 구성된다. 즉, 0 + 0 = 0, 0 + 1 = 1,..
  • BCD 코드를 이용한 10진 가산기 33페이지
    BCD 코드를 이용한10진 가산기가산기 (반가산기)Digital designMay 6. 2008Chonnam Uiv Electronics- 1비트의 2개 2진수를 더하는 논리회로- 2개의 입력과 출력으로 구성- 2개 입력은 피연산수 x와 연산수 y 이고, 출력은 두 수..
  • 가산기 9페이지
    1. 실험제목 ☞ 가산기2. Abstract ☞ 디지털 컴퓨터들은 다양한 정보처리 작업을 집행한다. 그 때 여러 가지 계산을 만나게 되는데, 그중 가장 기본적인 것이 두 비트의 덧셈이다. 이 간단한 덧셈은 4가지 가능한 기본 연산들로 구성된다. 즉, 0+0=0, 0+1..
  • Full Adder VHDL Design - 전가산기 구현 7페이지
    ★ VHDL Source------------------------------------------------------------------------------------ Company: -- Engineer: -- -- Create Date: 13:53:21..
  • 가산기의 구조와 회로도 4페이지
    I. 가산기가산기란 두 개 이상의 수를 입력하여 이들의 합을 출력으로 나타내는 회로이다. 컴퓨터 연산 장치를 구성하는 요소 중의 하나로서 전가산기와 반가산기의 2가지 종류가 있다. 출력은 합(S, sum)과 자리 올림수(C, carry)로 구성된다.A. 반가산기1. 반..
  • VHDL을 이용한 2진병렬가산기, 3상태버퍼 8페이지
    - 이진병렬가산기란? 복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 전가산기들을 차례로 연결하여 아랫단의 자리올림 출력이 윗단의 자리올림 입력으로 들어가도록 구성 됨. n개의 전가산기를 연결하면 n비트로 구성된 2개의 2진수를 더..
  • 반가산기 전가산기 2페이지
    - 반가산기반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 그림에서 나타낸 것과 같이 2개의 비트 A와 B를 더해 합 S와 자리올림(carry) Co를 출력하는 조합회로이다. 전가산기(full adder..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [VHDL] 가산기