[VHDL] 가산기

등록일 2003.08.13 MS 워드 (doc) | 18페이지 | 가격 2,000원

소개글

가산기의 종류 10가지
VHDL 프로그램및 결과 파형까지
그리고 약간의 고찰까지...
가산기 레포트 이것으로 끝...

목차

1.반가산기
2.전가산기
3.가산기의 종류
4.가산기 VHDL Program
5.가산기 알고리즘 비교

본문내용

1.반가산기

반가산기(helf adder)는 4자리수 중에서 한 자리수의 셈만을 생각한 경우이며, 아래자리에서 가산된 결과로 발생되는 캐리(carry)는 감안하지 않는 가산이다. 현재 자리만의 가산을 생각한다면, 현재 자리의 몫과 다음 자리수로 올라가는 올림수만을 고려해보면 다음 표 9-1과 같은 4가지의 경우만이 나타난다.
표에서 S가 "1"인 경우를 보면 A. B 두 입력이 0과 1일 때만 출력된다. 그리고 올림수(carry) C는 A, B 두 입력이 1일 경우에만 1일 출력된다.
우리는 이렇게 S와 C가 1인 경우만을 민텀(minterm)이라고 하며, 민텀들을 논리식으로 표시하면 다음과 같다.
*원하는 자료를 검색 해 보세요.
  • 반가산기 및 전가산기 예비보고서 5 페이지
    1. 예비조사 및 실험내용의 이해 1.1 가산기란? 1.1.1 반가산기(half-adder ; H.A) 2개의 2진수 A와 B를 더한 합(sum)S와 자리 올림수(carry) C를 얻는 회로를 반가산기 라..
  • [컴퓨터시스템/IT/전자] 디지털 논리회로 8 페이지
    디지털 논리회로 개요 디지털 시스템에 관한 논리회로에는 작동 원리에 따라 조합회로와 순서회로로 나눌 수 있으며, 컴퓨터 내부에는 많은 종류의 조합 논리회로와 순서 논리회로가 복잡하게 연결되어 있다. 디지털 논리회로..
  • 디지털 시스템설계(16비트 일반가산기/CLA설계)보고서 7 페이지
    Generate문 병행 처리문에서는 component를 반복적으로 사용하기 위해서 generate문을 사용한다. generate문은 단순 반복생성을 위한 generate문(for-generate문)과 주어진 조건에 따..
  • [토끼] Adder(가산기), HA회로, FA회로, 2 Digit Adder, 2 Digi.. 42 페이지
    예비 레포트 작성 결과 보고서 작성 및 납땜 1,2번 납땜 이론 준비 및 실험 계획 준비 김지형 알테라 보드, 쿼터스 사용법 알려주기 예비 레포트 보조 실험 3,4번 납땜 및 측정 쿼터스 스키메틱 전담 알테라 보..
  • VHDL을 이용한 2진병렬가산기, 3상태버퍼 8 페이지
    - 이진병렬가산기란? 복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 전가산기들을 차례로 연결하여 아랫단의 자리올림 출력이 윗단의 자리올림 입력으로 들어가도록 구성 됨. n개의 ..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서