[VHDL] 가산기

등록일 2003.08.13 MS 워드 (doc) | 18페이지 | 가격 2,000원

소개글

가산기의 종류 10가지
VHDL 프로그램및 결과 파형까지
그리고 약간의 고찰까지...
가산기 레포트 이것으로 끝...

목차

1.반가산기
2.전가산기
3.가산기의 종류
4.가산기 VHDL Program
5.가산기 알고리즘 비교

본문내용

1.반가산기

반가산기(helf adder)는 4자리수 중에서 한 자리수의 셈만을 생각한 경우이며, 아래자리에서 가산된 결과로 발생되는 캐리(carry)는 감안하지 않는 가산이다. 현재 자리만의 가산을 생각한다면, 현재 자리의 몫과 다음 자리수로 올라가는 올림수만을 고려해보면 다음 표 9-1과 같은 4가지의 경우만이 나타난다.
표에서 S가 "1"인 경우를 보면 A. B 두 입력이 0과 1일 때만 출력된다. 그리고 올림수(carry) C는 A, B 두 입력이 1일 경우에만 1일 출력된다.
우리는 이렇게 S와 C가 1인 경우만을 민텀(minterm)이라고 하며, 민텀들을 논리식으로 표시하면 다음과 같다.
*원하는 자료를 검색 해 보세요.
  • 논리 회로 VHDL 프로젝트 (가산기, 반가산기, 전가산기 소스코드, 사진, 파형, 캡쳐 모두 게재) 9페이지
    가산기(adder)디지털 컴퓨터들은 다양한 정보처리 작업을 수행한다. 그 때 여러 가지 산술연산을 만나게 되는데, 그 중 가장 기본적인 산술연산은 두 비트의 덧셈연산이다. 이러한 간단한 덧셈은 4가지 기본 연산들로 구성된다. 즉, 0 + 0 = 0, 0 + 1 = 1,..
  • VHDL 코딩 소스 가산기 + 반가산기 결과보고서 디지털시스템 설계 6페이지
    1. 활동목적이 장에서는 VHDL을 이용하여 반가산기를 설계하고 시뮬레이션에 대하여 좀 더 상세히 공부하도록 한다.2. 설명1) 가산기가산기에는 두 개의 이진수(BIT)를 더하는 조합회로를 반가산기라 부르며, 두 개의 이진수와 자리올림수(carrier)도 고려하여 더해..
  • 병렬 가산기 설계 예비보고서 5페이지
    1. 실험 목표 - VHDL 라이브러리의 기본적인 문법을 이해하고, 전가산기를 이용하여 병렬가산기를 설계한다.2. 예비 이론 ※ signal과 variable의 차이(1) BCD - 2진화 10진법으로 binary-coded decimal의 약어. 이 코드는 0~..
  • 가산기 9페이지
    1. 실험제목 ☞ 가산기2. Abstract ☞ 디지털 컴퓨터들은 다양한 정보처리 작업을 집행한다. 그 때 여러 가지 계산을 만나게 되는데, 그중 가장 기본적인 것이 두 비트의 덧셈이다. 이 간단한 덧셈은 4가지 가능한 기본 연산들로 구성된다. 즉, 0+0=0, 0+1..
  • 반가산기 및 전가산기 결과 보고서 15페이지
    1. 예비조사 및 실험내용의 이해1.1 가산기란?1.1.1 반가산기(half-adder ; H.A) 2개의 2진수 A와 B를 더한 합(sum)S와 자리 올림수(carry) C를 얻는 회로를 반가산기 라고 하며, 진리값표에서 보는 바와 같이 자리올림수 C는..
  • [디지털공학] 가산기의 종류와 구조 3페이지
    ** 반가산기 ** 입력을 X와 Y, 출력을 S(합의 LSB)와 C(캐리)로 나타내면 블록다이어 그램과 진리치표는 다음 그림과 같다. (다운받으시면 그림 있습니다.)카르노 도표를 그릴 필요없이 진리치표로부터 입,출력 변수간의 관계는 다음과 같다. (다운 받으시..
  • [공학]반가산기 전가산기 심뮬레이션 3페이지
    반가산기 회로도반가산기 심뮬레이션심뮬레이션 분석전가산기 회로도전가산기 심뮬레이션반가산기 심볼을 이용한 전가산기 심뮬레이션심뮬레이션 분석
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서