[논리회로] 감산기

등록일 2003.08.13 한글 (hwp) | 9페이지 | 가격 1,000원

소개글

반감산기부터 4비트 감산기까지 모든 이론과 JEDEC 파일및 실험결과 파형까지... 모두 있습니다.

목차

감산기 이론
4비트 감산기
블록도
회로도
JEDEC파일
실험결과

본문내용

【실 험】
1. 진리표를 이용하여 다음의 부울식을 기술하여라.
1) 반감산기
/D = X+/Y*/X+Y
/B = X+/Y
2) 전감산기
/D = X+Y+/B*X+/Y+B*/X+Y+B*/X+/Y+/B
/B1 = X+/Y*X+/B*/Y+/B
3) 4비트 감산기
D1 = /X1/Y1B1 + /X1Y1/B1 + X1/Y1/B1 + X1Y1B1
B2 = /X1/Y1B1 + /X1Y1/B1 + /X1Y1B1 + X1Y1B1
D2 = /X2/Y2B2 + /X2Y2/B2 + X2/Y2/B2 + X2Y2B2
B3 = X2+/Y2*X2+/B2*/Y2+/B2
D3 = /X3/Y3B3 + /X3Y3/B3 + X3/Y3/B3 + X3Y3B3
B4 = X3+/Y3*X3+/B3*/Y3+/B3
D4 = /X4/Y4B4 + /X4Y4/B4 + X4/Y4/B4 + X4Y4B4
B5 = X4+/Y4*X4+/B4*/Y4+/B4
2. MyPLD를 이용하여 반감산기, 전감산기, 4비트 감산기의 JEDEC 파일을 생성하시오.

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기