[논리회로] 감산기

등록일 2003.08.13 한글 (hwp) | 9페이지 | 가격 1,000원

소개글

반감산기부터 4비트 감산기까지 모든 이론과 JEDEC 파일및 실험결과 파형까지... 모두 있습니다.

목차

감산기 이론
4비트 감산기
블록도
회로도
JEDEC파일
실험결과

본문내용

【실 험】
1. 진리표를 이용하여 다음의 부울식을 기술하여라.
1) 반감산기
/D = X+/Y*/X+Y
/B = X+/Y
2) 전감산기
/D = X+Y+/B*X+/Y+B*/X+Y+B*/X+/Y+/B
/B1 = X+/Y*X+/B*/Y+/B
3) 4비트 감산기
D1 = /X1/Y1B1 + /X1Y1/B1 + X1/Y1/B1 + X1Y1B1
B2 = /X1/Y1B1 + /X1Y1/B1 + /X1Y1B1 + X1Y1B1
D2 = /X2/Y2B2 + /X2Y2/B2 + X2/Y2/B2 + X2Y2B2
B3 = X2+/Y2*X2+/B2*/Y2+/B2
D3 = /X3/Y3B3 + /X3Y3/B3 + X3/Y3/B3 + X3Y3B3
B4 = X3+/Y3*X3+/B3*/Y3+/B3
D4 = /X4/Y4B4 + /X4Y4/B4 + X4/Y4/B4 + X4Y4B4
B5 = X4+/Y4*X4+/B4*/Y4+/B4
2. MyPLD를 이용하여 반감산기, 전감산기, 4비트 감산기의 JEDEC 파일을 생성하시오.

*원하는 자료를 검색 해 보세요.
  • 가산기와 감산기 13페이지
    <결과보고서> 실험3. 가산기와 감산기 (2) 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하라. <반가산기를 이용하여 구성한 전가산기 회로도> 입력 출력 x y z C S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 ..
  • [전자공학실험] EX-OR 및 가,감산기 실험 예비 레포트 9페이지
    4. Exclusive OR 및 Parity 검사기 (Exclusive OR and Parity checker) 기 본 이 론 1. Exclusive OR 표 1과 같은 진가표를 갖는 논리를 배타적 OR(Exclusive OR)이라 하고 이를 Bool대수식으로 표시하면..
  • 십진수 계산을 위한 3초과 부호 가감산기 설계 (An Excess-3 Code Adder/Subtracter Design Decimal Computation) (An Excess-3 Code Adder/Subtracter Design Decimal Computation) 7페이지
    인간 친화적인 10진 계산을 위한 3초과 십진 가?감산기 회로를 제안한다. 십진 회로를 이용한 계산 시 속도 문제는 carry lookahead (CLA) 회로를 이용하여 해결할 수 있다. 제안하는 3초과 십진수 가산기 설계에서는 CLA와 함께 보정회로 및 변환회로를 ..
  • op-amp를 이용한 가산기, 감산기 설계 7페이지
    1. 실험결과 1) 가산기 R4 Vout max[V] 1kΩ -6.309 2kΩ -7.459 3kΩ -12.162 2) 감산기 R4 Vout max[V] 1kΩ -1.940 2kΩ -3.880 3kΩ -5.827 2. 결과분석 1) 가산기 R4 Vout[V] 전압이득(..
  • 가산기,감산기 회로 실험(예비) 6페이지
    ? 실험 제목 : 가산기?감산기 회로 실험 ? 실험 일자 : 2011년 9월 20일 화요일 ? 실험 목적 - 반가산기와 전가산기의 논리와 회로를 이해한다. - 가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다. ? 실험관련 이론 - 반가산기(HA : half ..
  • [논리회로실험] 감산기 결과보고서 2페이지
    실험 5. 감산기 결과 보고서 A B b d 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1.그림 5.5 회로를 구성하고, 출력전압을 표 5.3에 기입하시오. 2.그림 5.6 회로를 구성하고, 출력전압을 표 5.4에 기입하시오. A B b d 0 0 0 0..
  • 결과 가산기 & 감산기 6페이지
    실험1) 반가산기 Setting : 전압공급기로 공급전압 V _{CC} =5V 공급 Breadboard상의 오른쪽 노드를 V _{CC}(입력=1), 왼쪽을 GND(입력=0)로 설정 다이오드 2개를 사용하여 합(S)과 올림수(C)를 표현 B Vcc GND S C Meas..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [논리회로] 감산기