[VHDL] 자동차 과속 경보 장치의 설계 using VHDL

등록일 2003.07.03 어도비 PDF (pdf) | 29페이지 | 가격 1,000원

목차

Abstract

제 1 장 서 론

제 2 장 블록별 설계 작업
2.1. Set_pulse 블록
2.2. Reset_pul 블록
2.3. freq_ctrl 블록
2.4 Div 블록
2.5. start_trig 블록
2.6 clkdiv 블록
2.7. Countpart 블록
2.8 Latchpart 블록
2.9 mux_seg 블록
2.10. Seg_Cnt 블록
2.11 dis_ctrl 블록
2.12 sel_dec 블록
2.13. comparator 블록
2.14. sound_gen 블록

제 3 장 각 모듈의 합성

제 4 장 실 물 도

제 5 장 참 고 문 헌

본문내용

Abstract
자동차 과속 경보장치는 자동차의 점화 플러그에서 주기적으로 발생하는 신호를 이용하여 자동차의 현재 속도를 측정한 후에, 현재 속도가 기준 속도를 초과할 경우 경보음을 발생시키는 기능을 수행한다.

제 1 장 서 론
여기서 설계하는 자동차 과속 경보 장치의 동작 원리는 다음과 같다.
1. 자동차의 점화 플러그에서 자동차의 엔진이 회전할 때마다 주기적인 신호가 발생된다. 자동차 엔진에서 발생되는 신호는 함수 발생기를 사용하여 구형파 신호를 입력신호로 입력한다.
2. 입력 신호가 주파수 증배 회로의 플립플롭에 공급되면 주파수 증배 장치로부터 자동차 속도 정보를 갖고 있는 계수 클록이 출력된다. 이 계수 클록은 별도의 클록 발생 회로에서 공급된다.
3. 주파수 증배 장치에서 출력된 계수 클록은 288분주 회로에 의해 분주되며 288분주 회로의 출력 신호 하강에지에서 주파수 증배 회로의 플립플롭이 리셋되어 계수 클록의 출력이 중단된다.
4. 주파수 증배 장치에서 출력된 계수 클록은 1초 동안 자동차 속도 측정 장치에서 계수된다. 계수된 결과는 결과 래치에 일시적으로 저장된다.
5. 저장된 계수 결과는 비교기와 표시기에 동시에 공급되며 표시기에는 현재의 자동차 속도가 표시된다.
6. 비교기에서는 현재의 자동차 속도와 미리 설정한 기준 속도를 비교하여 기준 속도 이상이 되면 비교기가 작동되어 경보음을 발생시키도록 설계한다.

참고 자료

1. 프로그램 논리소자를 위한 VHDL – Kevin Skahill – Addison Wesley
2. VHDL 설계를 이용한 디지털 논리 – Stephen Brown – Mc Graw Hill
3. Altera Max+Plus 를 사용한 디지털 논리 설계의 기초와 활용
- 이승호, 박용수 – 복두 출판사
4. www.coy.pe.kr
5. www.altera.com’
*원하는 자료를 검색 해 보세요.
  • [디지털공학]VHDL을이용한 디지털시계 9페이지
    ⑵VHDL Coding & Simulation & Comment①클럭 분주 블록편의상 60㎐를 발진 클럭으로 사용했음library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cloc..
  • VHDL를 이용한 Digital Clock의 설계 34페이지
    1. Purpose- Mode Generator를 설계한다.2. Problem statement① Describe what is the problem.- 입력을 CLK(System Clock & Time Base), SW1, SW2(모드 설정 switch), SET(각..
  • 스톱워치 vhdl 구현 보고서 14페이지
    3.vhdl 코드1)Clk_div1MHz -> 100Hz 로 분주하여 0.01 초 단위로 숫자가 카운트 될 수 있도록 설계한다.--clkdiv.vhdlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigne..
  • [디지털시스템] Project3 보고서 VHDL을 이용한 Digital Clock 설계 (소스포함) 24페이지
    2 Problem Statement 2.1 Describe what the problem is. Digital Clock Chip 에서 사용되는 TIME, DATE, WEEK, TIMER BLOCK 을 설계하고자 한다. 이 중에서 TIME BLOCK 은 미리 설계되어 ..
  • [vhdl] asic설계실험 발표자료 10페이지
    Key Check ★ clock과 reset을 제외하고 외부에서 들어오는 모든 신호( start, hour_up, hour_down, min_up, min_down )를 블록에 거치게 함 ★ 5~10 clock이 한번의 입력이 되게 하고 10 clock 이상이 들어..
  • 차세대 이동통신을 위한 Turbo-Code 복호기의 VHDL설계 (A VHDL Design of Turbo-Code Decoder for IMT-2000 System) 4페이지
    한국통신학회 한국통신학회 학술대회논문집 박구현, 윤석현, 진익수, 강창언, 홍대식
  • 디지털 시스템 설계 디지털 도어락 VHDL 레포트 25페이지
    초기상태를 두어 start버튼을 눌렀을 때, 입력이 실행될 수있도록 설계하였다.10진수 4자리의 비밀번호를 입력하면 기존에 설정되어있는비밀번호와 대조하여 일치한다면 문이 열린다.Open상태일 경우 , 비밀변호 변경 버튼을 이용하여 비밀번호를 변경할 수 있다.비밀번호를 ..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [VHDL] 자동차 과속 경보 장치의 설계 using VHDL