산화막 결함이 C-V 곡선 변화에 미치는 영향

목차

1. 산화막 - 산화막/ 기판 경계면 전하와 C-V 특성
2. 게이트 산화막 내에 존재하는 전하가 C-V 특성 곡선에 미치는 영향
3. 산화막/ 기판의 계면 상태가 C-V 특성 곡선에 미치는 영향

본문내용

# 산화막-산화막/기판 경계면 전하와 C-V 특성
MOS구조의 C-V 특성은 MOS 구조를 기반으로 하는 MOSFET, 부유 게이트 플래시 메모리 등의 동작을 이해하고 특성을 분석하는 데 중요한 역할을 한다. 앞서 설명한 MOS구조의 C-V 특성은 이상적인 MOS 구조에 대한 결과로서, 소자 구현시 수반되는 공정 상의 변수와 소자 동작중에 발생할 수 있는 실제적인 상황을 반영하여 이해하는 것이 필요하다. 이 절에서는 MOS 구조의
- 게이트 산화막 내에 존재하는 전하(Qss, Oxide charge)
- SiO2/Si의 경계면에 존재하는 결함으로 인한 계면전하(Qit, Interface cgarge)가 C-V 특성에 미치는 영향관해 설명하고자 한다.

게이트 산화막 내에 존재하는 전하가 C-V 특성 곡선에 미치는 영향
게이트 절연 산화막(gate oxide) 내에 전하가 존재하는 경우(산화막 전하량 Qs, oxide charge)평탄 대역 전압과 임계 전압이 변한다.

참고 자료

없음