아주대 논리회로 vhdl 신호등 과제[학점 A+]

소개글

안녕하세요
2014년 2학기 논리회로 과목을 들으면서 작성한 과제입니다.
modelsim 프로그램을 이용한 vhdl 과제 입니다.
7-segment 신호등 과제 였습니다.
소스코드와 보고서 모두 함께 들어있습니다.
직접 제가 작성했고, 과제 점수도 만점 받았습니다.
잘 참고하셔서 과제 하시면 될 것 같습니다.
화이팅!

목차

1) 소스코드
2) 테스트벤치 코드
3) 동작 시뮬레이션
4) 고찰
5) 참고문헌

본문내용

<과제 문제>
보행자 신호등은 적색등과 녹색등으로 이루어져있으며, 녹색등 안에 숫자를 카운트할 수 있는 7-Segment 2개가 포함된 게 일반적인 신호등이다.
이번 프로젝트에서는 간단하게 녹색등 하나에, 7-Segment 1개가 포함된 신호등을 제작한다.
입력 1개와 출력 8개가 존재해야하며, 입력 1개는 시작을 알리는 입력으로 끝날 때까지 입력이 지속되어야 하며, 출력은 7-Segment 7bit와 녹색 점화등 1bit 로 이루어진다
우선 입력이 들어오면 녹색점화등이 켜진뒤, 7-Segment가 9에서 0까지 1초마다 출력되게 한다(이때 녹색점화등은 지속적으로 켜져야한다). 7-Segment에 0이 Count되고 1초 후, 녹색점화등이 종료되게끔 작성한다.

<중략>

use IEEE.std_logic_arith.all;
⇨ Source 코드에 필요한 library IEEE를 선언해주고, 라이브러리 중 사용할 부분을 선언해준다.

entity test1 is
port(i: in std_logic;
seg: out std_logic_vector(6 downto 0);
dp: out std_logic);
end test1;
⇨ <entity 선언은 하드웨어 외부 입출력 Interface를 정의하고, 하드웨어 블록의 이름과 입출력 port를 선언하는 것이다.> 이 source에서는 entity 이름을 test1이라 하고, port에서는 i를 시작을 알리는 입력으로 1bit로 선언하고, 출력은 seg와 dp가 있는데, seg는 7-segment로 9~0까지 출력을 해야 하므로 7bit로 선언하고, dp는 녹색점화등으로 1bit로 선언하였다.

architecture light of test1 is
signal temp :integer;
begin
⇨ <architecture body는 하드웨어 내부를 표현하고, 내부회로의 연결과 동작, 구조 등을 표현한다.> 이 source에서 architecture의 이름을 light라 하고, 그 안에 신호 temp를 integer로 선언하였다.

참고 자료

VHDL과 FPGA 실습 기초부터 따라하기, 2010, 도서출판 아진.
VHDL에 의한 컴퓨터 설계와 구현, 2000, 도서출판 그린.

압축파일 내 파일목록

test1.vhd
test1.vhd.bak
testbench.vhd
testbench.vhd.bak
보고서.hwp