로직게이트 실험레포트

*영*

개인인증 판매자스토어

최초 등록일: 2016.05.11
최종 저작일: 2016.05; 4페이지/ 한컴오피스; 가격 1,000원

다운로드

장바구니

상세정보
자료후기 (0)
자료문의 (0)
판매자정보

본문내용

1. 기본이론
Logic Gate
ㅇ 논리 연산에 기본이 되는 논리회로/전자회로 소자
- 디지털 정보 흐름을 허용하거나 저지하는 역할(gating)을 함
. 게이팅 : 정보 흐름의 허용 및 저지
. 게이트 : 입출력 정보 흐름의 허용 및 저지를 결정하는 단자 또는 소자
- 입력 신호들의 조합에 따라 출력이 결정 됨
. 1 이상의 현재의 입력 신호들의 논리 값으로부터, 하나의 출력 신호를 발생
1)논리 소자 종류
ㅇ 기본 게이트
- NOT 게이트(Inverter), AND 게이트, OR 게이트
ㅇ 범용 게이트
- NAND 게이트, NOR 게이트
* 모든 다른 게이트들은 이것으로 대체하여 표현이 가능
ㅇ 기타 게이트
- XOR 게이트, XNOR 게이트
2) 논리 소자 회로적 특성
dc 특성 (시간 무관, 시간 미고려)
- 일반적으로, 동작 영역 구분,잡음 면역성 등을 결정하는 요소들
. 전압 전달 특성(VTC, Voltage Transfer Characteristic) , 잡음 여유 등 스위칭 특성 (시간 의존, 시간 고려)

참고 자료

없음

환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류	중복자료	저작권 없음	설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우	다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함)	인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우	자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 예비레포트 4페이지

Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 예비레포트 ... 실험 제목 1) Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 ... 실험 주제 1) Verilog HDL을 이용한 로직게이트 설계 및 FPGA를
Verilog 언어를 이용한 Sequential Logic 설계 예비레포트 8페이지

Verilog 언어를 이용한 Sequential Logic 설계 예비레포트 ... 간편하게 설계한 로직을 반복적으로 이식할 수 있고, 업데이트가 가능하다는 ... HDL로 작성된 코드는 로직 컴파일러를 이용하여 컴파일한 후 해당 기기에
시립대 전전설2 Velilog 예비리포트 4주차 14페이지

Verilog HDL 미습 4주차예비리포트 Major 전자전기컴퓨터공학부 ... 장비 실험 전 과제 반가산기, 전가산기 4비트 가산기 XOR 게이트를 이용한 ... Number Name submit date 목록 실험 목적 배경 이론 실험
전기및디지털회로실험 실험2 예비보고서 10페이지

전기및디지털회로실험 예비레포트 담당교수 : 학과 : 학번 : 이름 : 목차 ... 실험 명 실험 개요 이론 조사 - 기본 논리게이트 - 논리게이트 IC 4 ... 로직으로 기술되는 모든 수학적 알고리즘을 논리게이트를 통해 만들어 낼 수
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(예비) / 2021년도(대면) / A+ 13페이지

Pre-report Combinational Logic 2 날짜 : 학번 ... 회로를 조합하여 구성한 논리 회로 - 출력이 입력에 의해 결정됨. - 논리 게이트로만 ... 등)하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 작성하고 장비로 동작을
서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점) 27페이지

Post-Lab Report - Title: Lab#2 Schematic ... CPLD의 기본 구성 요소는 다양한 로직을 수행 가능한 macro cell로 ... AND Gate 로직 설계 - 진리표 A B X 0 0 0 0 1 0 1
시립대 전전설2 [6주차 결과] 레포트 16페이지

전자전기컴퓨터설계실험 Ⅱ Post-report 6주차: Sequential ... 두번째 실험 바로위의 실험인 로직에서 코딩시에 아래와 같이 바꾸면 어떤 동작이 ... 세번째 실험 위의 로직에서 다시 아래와 같이 바꾸면 어떤 동작이 일어나는지
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+ 13페이지

Post-report Combinational Logic 1 실험날짜 : ... Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 ... , trireg - Default 자료형 : 1비트의 wire - 논리 게이트나
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+ 18페이지

Post-report Sequential Logic 1 실험날짜 : 학번 ... 래치(Latch) - 2개의 NOR 게이트로 구성된 래치의 동작 SET RESET ... 실험 이론 (1) 플립플롭 회로 a.
시립대 전전설2 [2주차 예비] 레포트 8페이지

전자전기컴퓨터설계실험 Ⅱ Pre-report 2주차: HDL을 사용한 디지털회로 ... 매트랩하고 연동도 되고 원하는 로직 게이트들을 쉽게 설계를 할 수 있는 프로그램입니다 ... 설계한 로직을 시뮬레이션 하기 위해 테스트 밴치까지 작성을 한다. 나.
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트 5페이지

FPGA Board를 이용한 FSM회로의 구현 (up-counter) 예비레포트 ... , NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 ... 간편하게 설계한 로직을 반복적으로 이식할 수 있고, 업데이트가 가능하다는
서울시립대학교 전전설2 2주차 예비레포트(코딩 성공적, A+, 10점 만점 11점) 16페이지

Pre-Lab Report - Title: Lab#2 Schematic Design ... CPLD의 기본 구성 요소는 다양한 로직을 수행 가능한 macro cell로 ... 4-input LUT(Look Up Table)를 이용해 만들 수 있는 로직의
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+ 12페이지

Logic을 설계 및 실험하고, 설계한 로직을 시뮬레이션하기 위한 벤치를 ... Pre-report Combinational Logic 1 날짜 : 학번 ... , trireg - Default 자료형 : 1비트의 wire - 논리 게이트나
시립대 전전설2 [3주차 예비] 레포트 8페이지

전자전기컴퓨터설계실험 Ⅱ Pre-report 3주차: Logic Design ... 설계한 로직을 시뮬레이션 하기 위해 테스트 밴치까지 작성을 한다. 나. ... AND GATE 모델링 첫번쨰, and게이트를 모델링을 해야한다.
[서울시립대] 전자전기컴퓨터설계실험2 / Lab05(결과) / 2021년도(대면) / A+ 19페이지

Post-report Combinational Logic 2 실험날짜 : ... 회로를 조합하여 구성한 논리 회로 - 출력이 입력에 의해 결정됨. - 논리 게이트로만 ... 로직이다. - 실험(7)의 주어진 진리표에서 출력f는 입력 a, b, c
[서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+ 19페이지

Post-report Basic Gates in Verilog 실험날짜 : ... 또한 설계한 로직을 시뮬레이션하기 위한 테스트 벤치의 작성법을 익히고 사용한다 ... [실습 1] bit operators를 이용하여 2-input AND 게이트