[A+ 결과보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'
- 최초 등록일
- 2015.03.27
- 최종 저작일
- 2012.09
- 5페이지/ 한컴오피스
- 가격 1,000원
소개글
2012년도에 수강한 아주대 논리회로실험 레포트입니다.
학점은 A+를 받았구요.
대학원 조교들이 선호하는 양식과 구성으로 작성하였습니다.
기본구성
보고서 + 사진 + 진리표 + 고찰로 되어있습니다.
목차
1. 실험목적
2. 실험결과
3.실험에 대한 고찰
본문내용
1. 실험목적
-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.
-R-S Flip-Flop과 그의 변형형은 D F/F, J-K F/F를 구성해보고 동작특성을 이해해본다.
2.실험결과
실험 1 R-S F/F
- C가 High 인 동안에 입력이 출력에 반영된다.
-입력의 종류에는 Set(S) Clock(C) Reset(R) 3가지가 존재한다. S입력은 Q를 1로 설정하고 R입력에 의해 Q가 0으로 지워진다. 또한 C입력은 클럭으로써 C가 High일때만 S R의 입력이 출력에 반영이된다.
-출력이 0과 1외에 Q(t-1)인 경우 이전 입력값의 출력을 출력하는것이므로, 이전 입력에 따라 0이 될지 1이 될지 결정된다.
<중 략>
-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값이 어느정도 일치했다고 볼 수 있다. 예비보고서 SPICE에서 Q(t-1)을 출력하는데 있어서, Q(t-1)이 이전값에 따라 정해지는 값이므로 SPICE결과값이 명확하게 나오지 않았던 것을 제외하면, Set과 Reset의 값이 이론적인 값과 일치하였다. Set값과 Reset값이 일치하는걸로 보아 회로 연결에는 문제가 없었던것같다.
<중 략>
-이번 실험은 플립플롭에 대해서 이해하는 실험이었는데, 래치와의 차이점은 플립플롭은 클럭에 따라 출력을 결정하는것이고, 래치는 클럭이 아닌 다른 입력과 같은 것으로 출력을 결정하는 것이다. 이 실험에서는 클럭화된 회로(F/F)에 대해서 알 수 있었다. 동기회로인 F/F는 이전 출력을 기억하려면 클럭을 0으로 바꾸거나 두 입력을 모두 0으로 바꾸면 되는데, 클럭을 0으로 내렸을 경우 입력을 어떻게 바꾸던 간에 이전 출력을 기억할 수 있었다.
참고 자료
없음