[컴퓨터공학기초설계및실험1 예비레포트] 비동기 계수회로

목차

1. 제목 및 목적
2. 원리(배경지식)
3. 참고문헌

본문내용

2. 원리(배경지식)
비동기 계수회로는 플립플롭(flip flop)을 직렬로 연결하여 구성하며 한 플립플롭의 출력은 그다음 플립플롭의 입력에 연결되어 있다. 첫 번째 플립플롭의 클럭 입력에 가해진 신호에 의해 출력의 상태가 바뀌며 이 출력신호는 다음 플립플롭의 클럭 입력을 트리거(trigger) 한다. 이러한 방법으로 입력에 가해진 신호가 마지막 플립플롭까지 전달된다. 일반적으로 n개의 플립플롭으로는 2n가지의 출력을 낼 수 있으며 10진수로 최고 수는 2n-1이다.
비동기 계수회로는 직렬 계수회로(serial counter)라고도 불리며, 그 이름대로 첫 단의 플립플롭에만 클럭 신호가 인가되며, 이 첫 단 플립플롭의 출력이 다음 단 플립플롭의 클럭단에 입력되어 동작이 되는 형태를 말한다. 클럭의 영향이 물결처럼 후단으로 파급된다는 뜻에서 리플 계수회로(ripple counter)라고도 한다. 이러한 비동기 계수회로는 회로가 간단하다는 장점이 있다.

참고 자료

M. Morris Mano, Michel D. Ciletti/디지털 디자인/PearsonEducationKorea/2012.12.10
비동기식 카운터/http://blog.naver.com/dbskffl?Redirect=Log&logNo=140010178842