[대충] 예비 MOSFET Digital Logic Gate

소개글

전자회로실험 MOSFET Digital Logic Gate에 대한 예비 자료입니다.
기존 등록된 자료들을 보시면 너무나 방대한 내용,
체계적인 정리에 부담스러워 직접 작성했습니다.
실험과목은 기본적으로 1학점이고,
보고서의 경우 기한내 제출만 하시면 10점 만점 중 기본점수가 7~8점입니다.
학점은 보고서가 아닌 시험으로 좌우되기에 보고서를 대충 쓰실분들만 다운 받으시길 바랍니다.

목차

1. 실험 목적
2. 실험 이론
3. 예비보고 사항

본문내용

1. 실험 목적
디지털 로직 게이트를 기초로 하여 MOSFET의 동작을 이해한다.

2. 실험 이론
이번 장에서는 MOSFET을 이용하여 논리회로를 구현하는 것을 다뤄보고 Passive Load와 Active load를 이용한 n-MOSFET 회로와 n-channel과 p-channel 장치를 사용한 CMOS회로를 설계하고 테스트해 볼 것이다.
MOSFET 로직 게이트의 장점은 높은 Input Impedance를 가짐으로써 전력소모를 줄인다
는 점이다. 이점은 특히 CMOS 게이트에서 부각된다. 반면에 BJT를 기초로 한 게이트들 (TTL, ECL 등)은 MOSFET 게이트들과 비교할 때 스위칭 시간이 더 빠르다는 이점을 가진다.

그림 1과 2는 MOSFET NAND 게이트와 NOR게이트이다. 각각의 회로에서 M1 트랜지스터의 Gate와 Drain을 연결하여 Load 저항을 대체하였다. 이 설정으로 M1 트랜지스터는 회로에서 Active Load로 동작한다.

참고 자료

없음