논리회로실험-2014-Multiplex

목차

1. Purpose

2. Background

3. Sources & Results
1) VHDL source
2) Test bench source
3) Result wave

4. Result analysis

5. Discussion

본문내용

1. Purpose
1) 2 to 1 mux 모듈을 component로 선언하여 8 to 1 mux를 설계한다.
2) 입력에 따른 mux의 동작특성을 이해한다.
3) 내부 신호 및 component의 사용 방법을 학습한다.

2. Background
multiplexer는 소수의 채널 또는 선로에 다수의 입력 신호 중에서 조건에 맞는 특정 입력 신호를 하나만 선택하여 출력하는 논리 회로이다. 개의 입력 중에서 하나를 선택하여 하나의 출력선으로 내보내기 위해서는 최고 n비트의 선택입력이 필요하다. n개의 선택 입력에 의해 선택된 정보가 단일 출력선을 통하여 신호를 전송하는 회로이다.

<중 략>

5. Discussion
이번 실험은 2x1 mux를 component를 통해 8x1 mux를 설계하는 실험이었다. component를 선언하고 port map을 작성하는 과정에서 입력값을 b_mux0 : mux2 port map(i(0),i(1),s(0),temp_1(0)); 이런 방법으로 전달해서 에러가 나왔었는데 왜 그런지 몰랐었다. 하지만 수업시간에 교수님이 데이터를 잘라서 전달해야한다는 말씀을 해주셔서 b_mux0 : mux2 port map(i(1 downto 0),s(0),temp_1(0)); 이런 방식으로 바꿨더니 시뮬레이션이 진행되었다. 이를 통해서 port map에서 인자를 전달하는 방법을 배웠다. 8x1 mux를 다 설계하고, 이번엔 case문을 이용하여 8x1 mux를 다시 설계하는데 case문을 다 작성했음에도 불구하고 오류가 발생하여 책을 통해 이유를 찾아보니 책에는 case문과 함께 process문이 같이 사용되었다. 그래서 case문 앞에 process문을 작성하였더니 오류 없이 잘 실행되었다. case문은 항상 process문과 같이 사용되는 것 같다.

참고 자료

없음