디지털실험 12. 13결과 쉬프트 레지스터, 비동기 계수기
- 최초 등록일
- 2014.09.30
- 최종 저작일
- 2013.09
- 4페이지/ 한컴오피스
- 가격 1,000원
목차
1. 실험 결과
2. 고찰 문제
3. 고찰
본문내용
실험 결과
12.1. SN7474를 이용하여 회로를 구성하고 저장값을 0으로 만든후 1011의 입력을 입력시키며 출력을 관찰하라.
실험의 회로이다. 책의 실험 방법에는 프리셋 단자에 1을 주는 것만 명시해 놓았는데, 클리어 입력도 1이 주어져야 회로가 정상적으로 동작한다는 것을 알아야 한다. 다른 플리플랍을 사용하는 회로에서도 결과를 초기화 시키는 두 입력의 값이 어떤값이 들어가야 회로가 동작하는지 알아야 한다.
직접 입력 si에 5V를 입력하는 순간이다. 클락이 5V, 1Hz구형파 이므로 1초마다 입력이 쉬프트 되는 결과가 출력될 것이다.
위와 같이 순서대로 불이 켜진다. 입력을 계속 1을 주고 있으므로 입력으로 1111이 들어온 상황이라고 할 수 있다.
1을 주던 입력을 0으로 하기 위해 조작하고 있다. 1111으로 주던 입력에서 0을 주려고 하는 조작이다. 다 켜져있던 불이 좌측부터 꺼질 것이다.
<중 략>
nand대신 not소자를 써도 관계없다.
3. 클리어와 프리셋 입력이 클락 0인 상태에서 입력하는 것이 바랍직한 이유는 회로가 클락 1일 때 동작하기 때문에 초기화 입력들과 충돌을 일으켜 오류가 날 수 있기 때문이다. 이론대로라면 클락이나 입력이 어떤 상태이건 초기화 입력은 목적에 맞게 출력을 변화시키지만 결과의 안정을 위해 클락의 엣지나 1일때를 피하는 것이 좋을 것 같다.
고찰
이번 12, 13장 실험은 플리플랍을 여러 개 사용한 회로인 레지스터와 카운터에 대한 실험이었다. 시간이 지남에 따라, 즉 클락이 몇 번 들어왔는지에 따라 각 플리플랍의 출력이 어떻게 되는지 보고 원하는 회로를 구성할 수 있게 되었다. 레지스터가 입력을 임의로 주어 입력이 좌우로 한칸씩 이동하는 회로였다면 카운터는 클락에 따라 0부터 목표하는 값까지 또는 특정 값부터 0까지 카운트 하는 회로였다. 두 회로 모두 이전 출력이 다음 소자의 출력에 미치는 영향을 잘 생각해야 하는 회로였다.
우리가 성공한 실험은 12.1의 우 쉬프트 레지스터 실험이다. 처음에는 프리셋 입력을 1주는 것만 생각하고 결과가 나오지 않았었는데 클리어 입력도 1을 줘야 한다는 것을 깨닫고 바로 성공할 수 있었다.
참고 자료
없음