[전자계열 (VHDL)] STOP WATCH (VHDL)

등록일 2003.06.26 압축파일 (zip) | 8페이지 | 가격 1,500원

소개글

시뮬단계까지 작업.. 하드웨어 디버깅은 하지 않았으며
스톱워치의 시간 간격은 실시간과 틀림..

목차

전체 소스
- 7개 BLOCK
- 1개 TOP 부분

레포트
- 각 BLOCK 설명
- 시뮬레이션 그림 첨부

<b>본 자료의 레포트는 워디안이나 한글 2002 이상의 버전에서만 확인이 가능합니다.
한글 97 이하의 버전을 보유하고 계신 회원님들께서는 구매에 앞서 참고하시기 바랍니다.
<해피캠퍼스 자료관리팀></b>

본문내용

- Key Check
• clock과 reset을 제외하고 외부에서 들어오는 모든 신호( start, hour_up, hour_down, min_up, min_down )를 이 블록을 거치게 함
• 5~10 clock이 한번의 입력이 되게 하고 10 clock 이상이 들어왔을 시에는 10 clock 단위마다 한번의 입력으로 받아들여지게 설계
ex> 27 clock => 5 clock, 15 clock, 25 clock => 3번의 입력
*원하는 자료를 검색 해 보세요.
  • VHDL을 이용한 스탑워치(stop watch) 구현 29페이지
    논리회로설계실험에서 마지막 프로젝트의 보고서논리회로, 디지털시스템 등에서 배운 VHDL를 이용하여 스탑워치를 구현했다.지금까지 VHDL만 사용하던것에서 벗어나 KIT라는 장비를 직접이용하여그 안에 7-segment와 LCD모듈을 이용했다. 가장 큰 주안점은 소스코드를 ..
  • VHDL 설계과제 LINE TRACER 6페이지
    1. 프로젝트 개요1.1 목 표▶ 적외선 센서를 사용하는 라인트레이서를 VHDL을 사용하여 구현한다. : 라인을 인식하는 센서는 9개를 사용하며 앞에 2개의 거리 인식 센서와 정지신호를 인식할 센서 2개를 차체 바닥에 사용한다고 가정한다. 라인은 검정색으로, 다른 바닥..
  • [임베디드]VHDL 기본 실습-표현방식, 객체, 연산자 14페이지
    1.1 실습 목적 ① VHDL의 기초 문법들을 배우고, VHDL을 이용한 디지털 논리회로의 기본적인 설계방식을 배운다. ② VHDL의 표현방식에 대하여 이해한다. ③ VHDL의 객체에 대하여 이해한다. ④ VHDL의 연산자에 대하여 이해한다.1.2 실습에 앞..
  • VHDL and, or xor 등 모든 게이트 (소스코드+ 결과 첨부) 3페이지
    VHDL을 이용하여 각종 회로를 설계하는 방법(소스코드)과 결과
  • VHDL - 4_8 Ram, 4_8 Rom, fifo, lifo 0페이지
    LIBRARY ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_unsigned.all;entity conram48 isgeneric(Dsize : positive := 8 ; Asize : positive := 4..
  • VHDL 11페이지
    VHDL(Very High Speed Integrated Circuit Hardware Description Language) 개요 전자 산업은 곧 부품산업이라고 해도 무리가 없는 듯하다. 그 중에서도 반도체분야는 부품산업의 꽃이라고 할 수 있다. 그러나 가치가 있는 ..
  • [asic] vhdl을 이용한 seven segment 설계 5페이지
    1. 실험이론 7-세그먼트는 디지털 회로에서 숫자를 표시하기 위하여 가장 많이 사용하는 소자이다. 이름에서 알 수 있듯이 7개의 LED를 이용하여 숫자를 표시하게 된다. 각 세그먼트를 a, b, c, d, e, f, g로 나눌 수 있다. 각각의 위치는 다음 그림과 같..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [전자계열 (VHDL)] STOP WATCH (VHDL)