[전자계열 (VHDL)] STOP WATCH (VHDL)

등록일 2003.06.26 압축파일 (zip) | 8페이지 | 가격 1,500원

소개글

시뮬단계까지 작업.. 하드웨어 디버깅은 하지 않았으며
스톱워치의 시간 간격은 실시간과 틀림..

목차

전체 소스
- 7개 BLOCK
- 1개 TOP 부분

레포트
- 각 BLOCK 설명
- 시뮬레이션 그림 첨부

<b>본 자료의 레포트는 워디안이나 한글 2002 이상의 버전에서만 확인이 가능합니다.
한글 97 이하의 버전을 보유하고 계신 회원님들께서는 구매에 앞서 참고하시기 바랍니다.
<해피캠퍼스 자료관리팀></b>

본문내용

- Key Check
• clock과 reset을 제외하고 외부에서 들어오는 모든 신호( start, hour_up, hour_down, min_up, min_down )를 이 블록을 거치게 함
• 5~10 clock이 한번의 입력이 되게 하고 10 clock 이상이 들어왔을 시에는 10 clock 단위마다 한번의 입력으로 받아들여지게 설계
ex> 27 clock => 5 clock, 15 clock, 25 clock => 3번의 입력
*원하는 자료를 검색 해 보세요.
  • VHDL과 VerilogHDL의 차이점 1페이지
    VHDL과 Verilog HDL의 차이점 VHDL과 Verilog HDL은 모두 Hardware Description Language 이다. VHDL은 개발 이후 IEEE에 의해 표준화된 HDL이라면 Verilog HDL은 회사에서 개발하여 발전한 HDL이다. Veri..
  • VHDL and, or xor 등 모든 게이트 (소스코드+ 결과 첨부) 3페이지
    ? VHDL과 결과 비교 1. and gate and gate VHDL 구문 and gate 결과 2. nand gate nand gate VHDL 구문 nand gate 결과 3. nor gate nor gate VHDL 구문 nor gate 결과 4. not gat..
  • [대충] 결과 VHDL 설명 및 문법 4페이지
    디지털공학실험(결과보고서) 실험 : VHDL 설명 및 문법 ◆실험 가. NOT gate 실습 나. NAND gate 실습 다. XOR gate 실습 ◆검토 및 고찰 VHDL의 특징과 설계 기법에 대하여 학습하고, 설계를 위한 기본적인 문법을 학습했습니다. 처음 VHD..
  • Vhdl 메모리 설계 5페이지
    메모리 설계(ROM) VHDL 설계 (lpm 함수를 이용) library ieee; use ieee.std_logic_1164.all; library lpm; use lpm.lpm_components.all; entity rom48 is port( A : in std_..
  • VHDL 설계과제 LINE TRACER 6페이지
    기 말 프 로 젝 트 보 고 서 - VHDL 설계과제 : LINE TRACER - 1. 프로젝트 개요 1.1 목 표 ▶ 적외선 센서를 사용하는 라인트레이서를 VHDL을 사용하여 구현한다. : 라인을 인식하는 센서는 9개를 사용하며 앞에 2개의 거리 인식 센서와 정지신..
  • VHDL - Digital Watch 소스. 정상 동작 확인. A+ 55페이지
    디지털 설계 , 콤보2 장비를 사용했습니다. vhdl 프로그램 소스입니다.VHDL - Digital Watch 소스 입니다. 메인시계, 스탑워치, 알람설정, 시간설정, Dot Matrix, vfd 등 포함되어 있습니다.모드 변환이 가능하며 스탑워치 start / sto..
  • 스톱워치 vhdl 구현 보고서 14페이지
    A반 전기전자기초실험 <스톱워치 FPGA 설계> 10조 12183446 최유미 12183355 박지인 1.블록도 2.statemachine 상태도 3.vhdl 코드 1)Clk_div 1MHz -> 100Hz 로 분주하여 0.01 초 단위로 숫자가 카운트 될 수 있도록..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [전자계열 (VHDL)] STOP WATCH (VHDL)