[전자계열 (VHDL)] STOP WATCH (VHDL)

등록일 2003.06.26 압축파일 (zip) | 8페이지 | 가격 1,500원

소개글

시뮬단계까지 작업.. 하드웨어 디버깅은 하지 않았으며
스톱워치의 시간 간격은 실시간과 틀림..

목차

전체 소스
- 7개 BLOCK
- 1개 TOP 부분

레포트
- 각 BLOCK 설명
- 시뮬레이션 그림 첨부

<b>본 자료의 레포트는 워디안이나 한글 2002 이상의 버전에서만 확인이 가능합니다.
한글 97 이하의 버전을 보유하고 계신 회원님들께서는 구매에 앞서 참고하시기 바랍니다.
<해피캠퍼스 자료관리팀></b>

본문내용

- Key Check
• clock과 reset을 제외하고 외부에서 들어오는 모든 신호( start, hour_up, hour_down, min_up, min_down )를 이 블록을 거치게 함
• 5~10 clock이 한번의 입력이 되게 하고 10 clock 이상이 들어왔을 시에는 10 clock 단위마다 한번의 입력으로 받아들여지게 설계
ex> 27 clock => 5 clock, 15 clock, 25 clock => 3번의 입력
*원하는 자료를 검색 해 보세요.
  • VHDL and, or xor 등 모든 게이트 (소스코드+ 결과 첨부) 3페이지
    ? VHDL과 결과 비교 1. and gate and gate VHDL 구문 and gate 결과 2. nand gate nand gate VHDL 구문 nand gate 결과 3. nor gate nor gate VHDL 구문 nor gate 결과 4. not gat..
  • VHDL을 이용한 스탑워치(stop watch) 구현 29페이지
    논리회로설계실험에서 마지막 프로젝트의 보고서논리회로, 디지털시스템 등에서 배운 VHDL를 이용하여 스탑워치를 구현했다.지금까지 VHDL만 사용하던것에서 벗어나 KIT라는 장비를 직접이용하여그 안에 7-segment와 LCD모듈을 이용했다. 가장 큰 주안점은 소스코드를 ..
  • VHDL과 VerilogHDL의 차이점 1페이지
    VHDL과 Verilog HDL의 차이점 VHDL과 Verilog HDL은 모두 Hardware Description Language 이다. VHDL은 개발 이후 IEEE에 의해 표준화된 HDL이라면 Verilog HDL은 회사에서 개발하여 발전한 HDL이다. Veri..
  • VHDL 기초 이론 내용요약 12페이지
    VHDL 기초 이론 1.VHDL의 정의 VHDL이란 BHSIC Hardware Description Language의 첫 자를 딴 이름이다. 이것은 하드웨어를 언어를 통해 빠른 속도로 IC화 한다는 뜻이다. 따라서 다른 소프트웨어의 설계 언어가 아닌 하드웨어를 구성하는..
  • VHDL의 기초 및 문법 13페이지
    1.1 VHDL에 대하여 HDL과 PLD의 발전으로 디지털 시스템 개발의 변화를 주도하고 있다. HDL은 크게 VHDL과 verlog HDL이 널리 사용되고 있으며 PLD소자로는 소용량의 PAL, GAL에서 대용량의 GPLD, FPGA로 사용이 변화되고 있다. VHDL..
  • [대충] 결과 VHDL 설명 및 문법 4페이지
    디지털공학실험(결과보고서) 실험 : VHDL 설명 및 문법 ◆실험 가. NOT gate 실습 나. NAND gate 실습 다. XOR gate 실습 ◆검토 및 고찰 VHDL의 특징과 설계 기법에 대하여 학습하고, 설계를 위한 기본적인 문법을 학습했습니다. 처음 VHD..
  • [디지털 논리 회로]VHDL 기초 1페이지
    VHDL의 기초 VHDL의 개념 하드웨어 기술언어(HDL)의 일종 직접 회로를 그려서 하드웨어를 설계하는 방식과는 방대로 HDL의 문법에 따라 합성하여 하드웨어의 동작을 기술 VHDL의 사용 목적 하나의 칩에서 모든 기능을 수행할 수 있는 집적회로의 필요 설계 변경과 ..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [전자계열 (VHDL)] STOP WATCH (VHDL)