[전자계열 (VHDL)] STOP WATCH (VHDL)

등록일 2003.06.26 압축파일 (zip) | 8페이지 | 가격 1,500원

소개글

시뮬단계까지 작업.. 하드웨어 디버깅은 하지 않았으며
스톱워치의 시간 간격은 실시간과 틀림..

목차

전체 소스
- 7개 BLOCK
- 1개 TOP 부분

레포트
- 각 BLOCK 설명
- 시뮬레이션 그림 첨부

<b>본 자료의 레포트는 워디안이나 한글 2002 이상의 버전에서만 확인이 가능합니다.
한글 97 이하의 버전을 보유하고 계신 회원님들께서는 구매에 앞서 참고하시기 바랍니다.
<해피캠퍼스 자료관리팀></b>

본문내용

- Key Check
• clock과 reset을 제외하고 외부에서 들어오는 모든 신호( start, hour_up, hour_down, min_up, min_down )를 이 블록을 거치게 함
• 5~10 clock이 한번의 입력이 되게 하고 10 clock 이상이 들어왔을 시에는 10 clock 단위마다 한번의 입력으로 받아들여지게 설계
ex> 27 clock => 5 clock, 15 clock, 25 clock => 3번의 입력
*원하는 자료를 검색 해 보세요.
  • [ASIC] SIC 5페이지
    왔지만 Verilog 와 VHDL이 주요 표준이다. ☞ ASIC ... * ASIC의 정의와 종류 1. ASIC 의 정의 : ASIC 이란 ... 단일 사용자에 의해 주문 제작된 특정 응용 시장에 사용되는 모든 IC
  • VHDL 이론 20페이지
    버스뿐만 아니라 게이트 수준의 설계를 가능하게 한다. 6. VHDL응용 ... VHDL로부터 논리 회로도를 추출하는 과정이다. 그러면 여러 단계를 거치는 ... VHDL HDL이전의 하드웨어 설계에서는 주로 레이아웃 편집
  • VHDL 6페이지
    . VHDL의 연산자 구분 ? 종류 우선순위 논리 연산자 (logical ... 1. VHDL이란 -VHDL이란 VHSIC Hardware ... Description Language의 약자로 반도체 회로 설계용 언어 -VHDL
  • 응용논리회로 텀프로젝트 제안서 4페이지
    응용논리설계 및 실습 Final Term ... 있는 계기를 마련합니다. 또한 지금까지 응용논리회로설계 수업 시간에 배운 ... : 시계의 전반적인 기능을 선택하는데 이용 (시계, StopWatch, 달력
  • FPGA를 이용한 신호등구현 52페이지
    FPGA에 대한 동작과 응용 설계에 대한 실습과 VHDL(VHSIC ... 되었다. 이에 따라 주문형 반도체인 ASIC(Application ... 있는 추세이다. 이와 같은 ASIC의 개발은 디지털 시스템에 대한 기본적인
  • FPGA(field programmable gate array)과 ASIC 10페이지
    어레이)는 설계 가능 논리 소자 와 프로그래밍가능 내부선이 포함된 반 ... 변화시켰다. 모든 산업에서 FPGA 칩을 채택하는 이유는 FPGA가 ASIC ... ASIC 디자인의 막대한 선행 비용에 견줄만한 비용을 요구하지 않는다. 또한
  • “CPLD” 에 관한 조사 7페이지
    .     ② FPGA와 ASIC/ASSP 규정 이런 리셋 로직의 애플리케이션의 ... 확장으로 FPGA와ASIC/ASSP 이 있다. 이런 애플리케이션에서, 시스템 ... 동작 이전에 확실한 디바이스 컨피규어가 필요하다. 전형적으로 ASIC
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [전자계열 (VHDL)] STOP WATCH (VHDL)