[VLSI 설계] 매직으로 만든 D 플립플롭

등록일 2003.06.20 한글 (hwp) | 3페이지 | 가격 500원

목차

D flip-flop
설계
시뮬레이션 및 분석

본문내용

D 플립플롭은 SR플립플롭의 S와 R입력을 인버터로 연결하고, D라는 기호를 붙인 것으로, D입력이 클럭 변이(0에서 1로) 동안 출력에 전달된다. 이것은 3개의 입력, Clear입력, D입력과 Clock입력을 갖고 있으며 출력 두 개는 Q 와로 표시되어 있다. 클럭이 low 일 때 플립 플롭은 저장 상태에 있고 D 입력이 변화하더라도 플립플롭의 상태는 변하지 않는다. 클럭이 high로 가게 되면 플립플롭은 클럭이 low에서 high로 올라가는 순간에 D입력에 있던 논리값으로 저장된다. 그러한 플립플롭을 edge - trigger 형이라고 부른다.
...
① CLR = L 일 때
: Clock의 변화, 혹은 Data 값에 상관없이 Q = L, = H 이다.
② CLR = H 일 때
: Clock이 상승할 때, Data 값이 H 이면 Q = H, = L 이다.
또한 Clock이 상승할 때, Data 값이 L 이면 Q = L, = H 이다.
위의 출력값이 Clock과 동시에 나오지 않는 것은 시간에 따른 Delay가 생기기 때문이다.
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서