전자회로설계 Common-Base & Common-Emitter & Common-Collector 의 Rin/Rout/Avo/Gv 이론값을 구하고 pspice를 통한 검증

소개글

전자회로설계 Common-Base & Common-Emitter & Common-Collector 의 Rin/Rout/Avo/Gv 이론값을 구하고 pspice를 통한 시뮬레이션 값을 구하여 일치여부를 확인한다.
만점받은 과제로 세부설정에 관한 내용까지 세세하게 표현되어있어서 보고 직접해보시기에도 편할 것 입니다.

목차

1. 이미터 degeneration 저항을 포함하는 Common-Emitter 구조에서 다음( Rin/Rout/Avo/Gv )을 구하고 PSPICE로 검증하시오.
2. Common-Base 구조에서 다음( Rin/Rout/Avo/Gv )을 구하고 PSPICE로 검증하시오.
3. Common-Collector 구조에서 다음( Rin/Rout/Avo/Gv )을 구하고 PSPICE로 검증하시오.
4. 고찰

본문내용

Simulation Setting
3ms까지 시뮬레이션을 한다.
간격은 0.0001로 설정

<중 략>

※ 커페시터는 무한대 값으로 설정
즉, 1mF정도로 설정한다.

<중 략>

▶입력저항 Rin은 입력전압Vin을 입력전류Iin 으로 나눈 값으로써 시간영역에서의 시뮬레이션을 통해 각각의 입력전압 값과 입력전류 값의 진폭 값을 나누어 입력저항 값을 검증할 수 있었다.
[출력저항 Rout은]
▶입력전압Vin에서 출력전압Vout 까지의 DC gain을 계산하는 시뮬레이션을 통해 검증할 수 있었다.
[Avo: RL이 무한대일때 Vi에서 Vout까지의 이득 값]
▶RL을 short시킨 회로에서 입력전압Vin과 출력전압Vout 의 시간영역에서의 파형을 구해 각각의 진폭값을 나누어 이득 값을 구할 수 있었다.
▶주파수 영역에서의 파형을 구하여 고주파수 영역의 값을 확인하여 이득 값이 이론 값과 일치함

참고 자료

없음