디지털로직실험/최신 디지털 공학 실험 14 D래치와 D플립플롭

목차

실1. 험 목표
2. 사용 부품
3. 이론 요약
4. 실험 순서
5. 데이터 및 관찰 내용
6. 실험 결과 및 결론
7. 고찰

본문내용

래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.
4개의 NAND 게이트와 하나의 인버터로부터 게이트된(gated) D 래치 구성과 테스트.
D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.

사용 부품
적색 LED
녹색 LED
7486 4조 XOR 게이트
7400 4조 NAND 게이트
7404 6조 인버터
7474 2조 D 플립플롭
저항 : 330Ω 2개, 1.0kΩ 2개

이론 요약
지금까지 본 것처럼 조합논리(combinational logic) 회로는 출력이 완전히 입력에 의해서만 결정되는 회로이다. 순차 논리(sequential logic) 회로는 이전 상태에 관한 정보를 포함하고 있다. 차이점은 순차 회로만이 메모리를 가지고 있다는 것이다.

래치(latch)는 기본 메모리 장치로서 데이터를 잃지 않고 유지시키는 데 피드백(feedback)을 사용하며, 인버터 두 개, NAND 게이트 두 개나 NOR 게이트 두 개로 만들 수 있다. 이전 조건을 기억하는 능력은 부울 대수로 쉽게 증명된다. 예를 들어, 그림 14-1은 NAND 게이트로 구성된 S-R래치를 보여주고 있다. 이 회로는 스위치의 바운스(bounce)제거에 널리 사용되며 네 개의 래치가 포함되어 잇는 17LS297A IC에서 사용이 가능하다.

참고 자료

없음