VHDL을 이용한 가산기설계 2

소개글

"VHDL을 이용한 가산기설계 2"에 대한 내용입니다.

목차

1. Introduction
2. Design
3. Conclusion & Evaluation

본문내용

5주차 실습이었던 가산기 설계 실습은 저번 주 실험과 주제는 일치하였다. 단지 5주차 실습이 달랐던 점은 4주차 실습은 Fulladder만의 연계를 통해 결과를 출력한 것과 달리 Fulladder의 연계와 함께 Lookahead Carry Generator를 통해 각각의 FA연산에서 변수들을 계산하여 뒤에서부터 차례대로 계산을 할 필요없이 변수들만으로도 미리 결과값을 예측할 수 있다는 점이었다. 그렇기 때문에 저번 실습시간에 설계했던 Ripple Carry Adder와 달리 CLA는 연산에 이용될 input의 bit가 커지더라도 연산에 필요한 시간에는 큰 차이가 없다는 것이 장점이다. FA와 Lookahead Carry Generator를 합친 것을 Carry Lookahead Adder 라고 하며 줄여서 CLA라고 부른다. 이번 실습을 통해 CLA의 장점과 그 장점을 가능케하는 이유를 알아보았다. 그럼 CLA와 CLA의 구성성분에 대해 알아보도록 하겠다.

◎ GP Full Adder
GP Full Adder는 3개의 input과 3개의 output을 가진다. S는 저번 주 실습에서 출력된 X xor Y xor Ci로 같았다. 하지만 Pi와 Gi라는 output을 추가하였고 이는 뒤의 Lookahead Carry Generator에서 사용된다. Pi와 Gi 둘 다 C라는 input이 들어왔을 때 이 C를 다음 FA로 넘겨주기 위한 조건을 뜻한다.

◎ Lookahead Carry Generator
이 그림은 Lookahead Carry Generator로, 3개의 input과 3개의 output을 가진다.

Lookahead Carry Generator은 CLA을 구성하는 중요성분으로 FA를 통해 나온 output 값들을 통해 Cin을 전달 또는 생성하는 역할을 담당하고 있다. Lookahead Carry Generator에서는 코드에서 볼 수 있듯이, 회로에 사용될 C의 값들을 다 갖고 있다. 따라서 Ripple Carry Adder와 달리 연산을 빠르게 할 수 있으며, 필요한 값을 바로 알 수 있는 장점이 있다.

참고 자료

없음