실험8결과 Counter
- 최초 등록일
- 2014.05.13
- 최종 저작일
- 2013.12
- 7페이지/ 한컴오피스
- 가격 3,000원
목차
1. 실험 결과
2. 고찰
1) 2단 2진 Counter
2) 3진 Counter
3) BCD Counter with 7-segment
4) SIPO(Serial Input Parallel Output)
3. 참고자료
본문내용
해당 2단 2진 Counter는 2진 Counter 2개를 묶은 형태로 구성되어 있다. 2진 Counter의 구현은 J-K F/F으로 하였다. Clock에 동기화되지 않는 비동기식 Counter이며, 동기화되지 않기 때문에 Clock Signal을 셀 수 있다. 두 F/F에서 얻는 출력 형태는 총 4가지(A, A', B, B')인데, 이를 다이오드 출력으로 표현하기 위해 이들 출력을 AND gate로 연결해야 할 필요가 있다. 이번 실험에서는 대신 NAND gate를 사용하였다.
위는 해당 실험 회로와 같되 출력 부분이 추가된 그림이다. GA부터 GD까지 다이오드를 연결하여 Clock 입력에 따라 하나씩 세는 것을 관찰하였다. Clock을 세어야 하는 상황은 다양하다. 구체적으로 시간 자체를 세어야 할 경우를 우선 생각해볼 수 있다. SIPO, 혹은 PISO 시스템을 구성하는데 반드시 필요하다.
참고 자료
수업 ppt
7447 truth table http://www.engr.colostate.edu/mechatronics/tables/index.html
4진 Counter http://kjo4225.hosting.paran.com/instruction/3a1.html
2단 2진 Counter Gate부분 http://www.allaboutcircuits.com/vol4/chpt12/6.html