• LF몰 이벤트
  • 캠퍼스북
  • 파일시티 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

[디지털시스템][VHDL] clock-MODE-GEN 설계

*민*
개인인증판매자스토어
최초 등록일
2014.05.07
최종 저작일
2013.05
10페이지/워드파일 MS 워드
가격 2,500원 할인쿠폰받기
다운로드
장바구니

목차

1. Purpose
2. Problem statement
3. Sources & Results
4. Conclusion
5. 참고문헌

본문내용

이번 실습을 통해 Digital Clock Chip 중 Mode Generator를 설계한다. Mode Generator의 설계를 위해서는 sequential circuit인 Moore machine에 대한 이해가 필요하다. 그리고 추가로 주어진 INCREASE Generator를 설계하기 위해 이 회로의 작동에 대한 이해가 필요하다. 그리고 전체 회로를 VHDL로 표현할 수 있어야 한다.

2. Problem statement
① Describe what is the problem.
Mode Generator를 설계해야 한다. Mode Generator는 크게 4 부분으로 나눌 수 있다. 일단 각 state에 따라 input이 주어질 때 그 다음 state가 어떻게 될지 정해지는 'Combinational Circuit'이 필요하다. 그리고 현재 state를 다음 state로 보낼 'State Register'가 필요하다. 그리고 output을 출력하는 'Output Circuit'이 필요하고 마지막으로 INCREASE를 출력하기 위한 'INCREASE GENERATOR'가 필요하다. 설계는 위의 4부분으로 나누어서 진행하게 된다.

<중 략>

주석을 보면 알 수 있듯이 code는 크게 4부분은 나뉘어져 있다. 각 동작은 'Describe how do you solve the problem'에서 설명하였다.
state diagram에 따라 wave가 나온다는 것을 확인할 수 있다. 추가로 생각해볼 부분인 'INCREASE GENERATOR'를 확인하기 위해 SET과 INCREASE를 비교해보면 그림2와 같이 동작함을 확인할 수 있다.

참고 자료

민형복, http://class.icc.skku.ac.kr/~min/ds/, DigitalClock2.pdf 14페이지 그림 참조
민형복, http://class.icc.skku.ac.kr/~min/ds/, DigitalClock2.pdf 16페이지 그림 참조
*민*
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

  • 한글파일 Digital clock chip - mode generator 8페이지
    이번 과제는 digital clock의 control 부분 즉 mode를 ... Purpose 이번 project에서는 digital clock chip를 ... 등을 변경할 수 있다. digital clock에서의 시간, 날짜, 타이머
최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
[디지털시스템][VHDL] clock-MODE-GEN 설계
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업