[정보이론] gf 곱셈기 나눗셈기 vhdl 설계

등록일 2003.06.11 한글 (hwp) | 12페이지 | 가격 1,000원

목차

1. 이론

2. 유한체의 사칙연산
(1) 덧셈
(2) 뺄셈
(3) 곱셈
(4) 나눗셈

3. 곱셈/나눗셈기를 위한 하드웨어 설계
(1) 곱셈기
(2) 역원 (3) 나눗셈기

4. 곱셈/나눗셈기를 위한 VHDL 설계
(1) 곱셈기
(2) 역원 (3) 나눗셈기

5. 시뮬레이션 결과
(1) 곱셈기
(2) 역원 (3) 나눗셈기

6. 결론

7. 참고 자료

본문내용

GF(2m)상의 0원이 아닌 임의의 두 원소 A와 B를 각각 , 라 할 때 두 원소의 곱 Z는

가 된다. 그러므로 Z=A․B를 구하려면 A와 B를 지수표현으로 바꾼 다음 2진 덧셈을 하면 된다. 이 때 carry가 발생하거나 2진 덧셈 후 모든 bit가 1일 때 최하위 bit에 1을 더한 후 module(2m -1)을 해준다.
entity gf_inv is
port(
data_in : in std_logic_vector(3 downto 0);
inv_data : out std_logic_vector(3 downto 0));
end gf_inv;

architecture behave of gf_inv is
component vec2alph
port(
vector : in std_logic_vector(3 downto 0);
alpha : out std_logic_vector(3 downto 0));
end component;

begin
u0 : vec2alph port map (data_in, inv_data);
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서