[정보이론] gf 곱셈기 나눗셈기 vhdl 설계

등록일 2003.06.11 한글 (hwp) | 12페이지 | 가격 1,000원

목차

1. 이론

2. 유한체의 사칙연산
(1) 덧셈
(2) 뺄셈
(3) 곱셈
(4) 나눗셈

3. 곱셈/나눗셈기를 위한 하드웨어 설계
(1) 곱셈기
(2) 역원 (3) 나눗셈기

4. 곱셈/나눗셈기를 위한 VHDL 설계
(1) 곱셈기
(2) 역원 (3) 나눗셈기

5. 시뮬레이션 결과
(1) 곱셈기
(2) 역원 (3) 나눗셈기

6. 결론

7. 참고 자료

본문내용

GF(2m)상의 0원이 아닌 임의의 두 원소 A와 B를 각각 , 라 할 때 두 원소의 곱 Z는

가 된다. 그러므로 Z=A․B를 구하려면 A와 B를 지수표현으로 바꾼 다음 2진 덧셈을 하면 된다. 이 때 carry가 발생하거나 2진 덧셈 후 모든 bit가 1일 때 최하위 bit에 1을 더한 후 module(2m -1)을 해준다.
entity gf_inv is
port(
data_in : in std_logic_vector(3 downto 0);
inv_data : out std_logic_vector(3 downto 0));
end gf_inv;

architecture behave of gf_inv is
component vec2alph
port(
vector : in std_logic_vector(3 downto 0);
alpha : out std_logic_vector(3 downto 0));
end component;

begin
u0 : vec2alph port map (data_in, inv_data);
*원하는 자료를 검색 해 보세요.
  • 곱셈기설계레포트&발표자료 9페이지
    < PROJECT > 2개의 2‘s complement signed 2-bit number를 이용하여 하나의 sign과 다른 decimal#로 표현되는 곱셈기를 설계하는 것 < Truth table > 디지털..
  • VHDL을 이용한 고속동작 곱셈기(Booth multiplier) 설계 15페이지
    - 곱셈 과정에 대한 이해 8bit의 두 input A와 B는 각각 multiplicand, multiplier을 의미한다. Booth`s algorithm에 의해 multiplier인 B는 마지막에 ‘0’을 붙여서..
  • 전자회로 실험 예비보고서 (진폭변조 회로) 7페이지
    실험 9. 진폭변조 회로 1. 목 적 ○ 통신 시스템에서 많이 쓰이는 선형 곱셈기(Linear multiplier)의 동작을 이해한다. ○ 선형 곱셈기(Linear multiplier)를 사용한 진폭변조(amplit..
  • [전자통신이론] 통신곱셈기 18페이지
    평형 변조기의 출력신호 입력 신호 두 전압 변조신호의 이득 입력신호와 캐리어신호가 변조된 최종 출력전압 Fourier Transform 시 두 신호는 주파수대에서 전력 스펙트럼을 얻을 수 있다. FM 파의 수신에..
  • [회로실험] 곱셈기 3페이지
    [1] 목적 2진수의 곱셈은 부분곱의 자리 이동을 고려한 순차적 덧셈의 처리임을 이해한다. 곱셈기의 동작원리를 살펴보고,각 블록별 기능과 동작특성을 확인한다. [2] 이론 (1) 곱셈의 원리 2진수의 곱셈은 ..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      상세우측 배너
      추천도서
      [정보이론] gf 곱셈기 나눗셈기 vhdl 설계
      하나은행 통장 개설 이벤트 오늘 하루 보지 않기 닫기
      ?>
      닫기