[전자회로실험] ch10 소오스 팔로워와 공통 게이트 증폭기 예비

목차

1. 실험회로

2. 예비 보고 사항(PSpice 분석 포함)
(1) 실험회로1의 소오스 팔로워 회로에서 전압 이득, 입력 임피던스 및 출력 임피던스를 계산으로 구하고, PSpice 모의실험을 통해서 구하시오.
(2) 실험회로1의 소오스 팔로워 회로의 입력-출력 전달 특성 곡선을 PSpsice를 이용해서 그리시오.
(3) 실험회로2의 공통 게이트 증폭기 회로의 전압 이득, 입력 임피던스 및 출력 임피던스를 계산으로 구하고, PSpice 모의실험을 통해서 구하시오.
(4) 실험회로2의 공통 게이트 증폭기 회로의 입력-출력 전달 특성 곡선을 PSpice를 이용해서 그리시오.

3. 참고 문헌

본문내용

(1) 실험회로1의 소오스 팔로워 회로에서 전압 이득, 입력 임피던스 및 출력 임피던스를 계산으로 구하고, PSpice 모의실험을 통해서 구하시오.

일단 이상적인 실험을 위해 로드 저항을 ∞Ω라고 놓았다. 즉, 그림 1에서 로드 저항 쪽으로 전류가 흐르지 않을 것이므로 없다고 가정하고 PSpice 회로를 설계하였다. 실험회로1은 위의 그림1과 같다.

참고 자료

전자회로 실험 - 기초부터 심화까지 / 이강윤 저 / 한빛미디어
PSpice 기초와 활용(Ver 16.3) / 최평 외 3인 저 / 복두
마이크로전자회로 6판 / SEDRA & SMITH 저 / 한티미디어