[회로실험] 패리티 발생기와 패리티 검사기

등록일 2003.06.09 한글 (hwp) | 4페이지 | 가격 1,000원

소개글

패리티 발생기와 패리티 검사기

목차

1. 실험목적
2. 패리티 체크란?
3. 패리티 발생기, 패리티 검사기
4. chip manual

본문내용

1. 실험목적
(1) 패리티 발생기(Parity Generator)와 패리티 검사기(Parity checker)의 제약조건과 쓰임, 동작을 설명할 수 있다.
(2) 홀수나 짝수 패리티(Even or Odd Parity)를 가진 2진수를 확인할 수 있다.
(3) 실험을 통하여 주어진 2진수로서 회로를 구성할 수 있다.

2. 관련이론
(1) 패리티 체크란?
① 패리티 체크(parity check)란 전달하는 정보가 바르게 송·수신되고 있는가의 여부를
체크하는 방식의 하나로서 정보 비트에 체크용의 1비트를 부가하여 실행한다. 예를 들
면 7비트의 데이터 정보가 있을 때, 이것을 1비트를 부가하여 8비트로 해서 정보를 전
송한다. 이 1비트를 패리티 비트(parity bit)라 한다.
② 홀수 패리티(odd parity) & 짝수 패리티(even parity)
- 7q비트의 정보의 1이 짝수개이면 패리티 비트를 1로 함으로써 정보 전체의 1의 비
트를 홀수 개로 하여 전송하는 방식을 홀수 패리티라 하고, 정보 전체의 비트를 짝수개
로 하여 전송하는 방식을 짝수 패리티라 한다. 수신측에서는 이 비트수를 조사하여 홀
수 패리티 방식일 때에 1이 짝수 개이면 수신된 정보는 오류(error)라는 것을 판정하는
것이다.
(2) 패리티 발생기 & 패리티 검사기
- 디지털 시스템에서 여러 개의 비트로 구성된 2진수의 신호들이 전송되는 과정에서 외
부 잡음, 전압의 불안정 등에 의해 신호 내용에 변화가 생겨 0이 1로 또는 1이 0으로
바뀌는 경우가 발생할 수 있다.
전송 도중에 발생할 수 있는 1비트의 오류를 탐지하고 정정하기 위한 방법으로 송신
측에서는 자료 비트에 1개의 패리티 비트를 첨가하여 송신한다.
이러한 패리티 비트를 생성해 내는 회로를 패리티 발생기(Parity Generator)라고 하고,
수신측에서 패리티를 검사하는 회로를 패리티 검사기(Parity Checker)라고 한다.
*원하는 자료를 검색 해 보세요.
  • 8비트패리티채커 1페이지
    회로 동작(1) 전원은 건전지 6[V]를 사용하므로 정류 다이오드를 넣어 전압강하시킨 다음 5.4[V]를 IC에 공급한다.(2) 이 회로는 8개의 스위치(Sw1 - Sw8)중 순서 구별 없이 우수(짝수)개의 스위치가 ON이면 LED는 모두 소등되어야 하고 기수(홀수)개..
  • 논리실험 (패리티 발생기와 검사기) 3페이지
    ◈제목 - 패리티 발생기와 패리티 검사기◈실험 목적(!) 패리티 발생기(Parity Generator)와 패리티 검사기(Parity checker)의 제약 조건과 쓰임, 동작을 설명할 수 있다.(2) 홀수나 짝수 패리티(Even or Odd Parity)를 가진 2진수..
  • [패리티] 패리티 조사 2페이지
    컴퓨터에서, 패리티는 데이터가 저장장치 내의 한 장소에서 다른 장소로 이동되거나, 컴퓨터들간에 전송될 때, 데이터가 유실 또는 손상되었는지 여부를 점검하는 기술과 관련된 용어이다. 지금부터 패리티비트가 어떻게 작용하는지를 보이겠다. 여분의 비트 한개, 즉 패리티 비트는..
  • 패리티 비트 검출 c 언어 프로그램 0페이지
    패리티 비트 검출을 C언어로 구현한 소스입니다.
  • 패리티 검사비트를 이용한 새로운 오류정정 기술 (Error Correcting Technique with the Use of a Parity Check Bit) 10페이지
    한국산업정보학회 한국산업정보학회 학술대회논문집 현종식, 한영열
  • 서버에서 클라이언트 패리티비트 검사 8페이지
    char recvline[MAXLINE + 1];struct sockaddr_in servaddr;char original[4][8];char error[5][9];//패리티를 생성해서 보내야 하므로 한칸씩 증가한것int i;if(argc != 2)//알트 에프팔 인덴..
  • 4비트 짝수 패리티 생성 보고서 4페이지
    1. 목적- 디지털 시스템은 초당 수천에서 심지어 수백만 비트를 전송하므로 종종 오류를 발생한다. 이런 이유에서 많은 디지털 시스템은 오류를 컴출하는 방법을 채택하고 있다. 그중 하나가 패리티 방법이다.2. 이론- 패리티 비트는 한 곳에서 다른 곳으로 전송되는 코드 그..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      [회로실험] 패리티 발생기와 패리티 검사기