DIGITAL FIR FILTER의 ASIC구현

등록일 2003.06.04 한글 (hwp) | 17페이지 | 가격 2,000원

목차

제Ⅰ장 서론

제Ⅱ장 디지털 필터의 설계
2.1. Filter Specification 결정
2.2. Filter Coefficient Calculation

제Ⅲ장 Veliog을 이용한 FILTER 구현
3.1. Multiplier
3.2. CAS 설계
3.3 Register Cell

제Ⅳ장 시뮬레이션 결과
4.1. FIR 필터의 Hierarchy structure
4.2. FIRT 필터의 응답특성

제Ⅴ장 결론

참고문헌

본문내용

제Ⅲ장 Veliog을 이용한 FILTER 구현

처음 논문을 구상하고 실제 Filte를 구현하고자 했을 때는 Filter의 차수도 현재보다 높았고 Verilog로의 구현도 behavior한 형태로 구현하려고 하였지만, simulation툴을 Maxplus2에서 synthesis하는데 너무 많이 시간이 걸려서 전체적인 필터의 스펙을 낮추었고 하드웨어의 구현도 synthesis의 속도를 높이기 위해 모두 gate level로 구현하였다.
필터의 구현에 필요한 세부 block으로는 입력값과 계수값의 곱에 필요한 Multiplier, Delay에 필요한 Flip flop, 그리고 전체 출력을 내기 위한 Adder가 필요하다. 본 논문에서는 Filter의 처리 속도 향상을 위해서 Radix_4 Multiplier와 CSA(carry save adder)을 사용하였다.

3.1. Multiplier
필터에서 속도를 결정하는 것은 1차적으로 필터의 차수라고 할수 있다. 이것은 필터의 차수에 의해 Multiplier와 Adder의 개수가 결정되기 때문이다. 그러나 이에 못지 않게 중요한 것은 어떠한 Multiplier을 사용하는가에 따라 필터의 속도가 결정된다. 본 논문에선 일반적으로 고속회로에 많이 쓰이는 Radix4 Multiplier을 16bit로 구현하였다.

참고 자료

참고 문헌

[1] Vinay K, Ingle. John G. Proakis "Digital Signal Processing using Matlab" 1999 by prentice-Hall
[2] Irael Koren, "Computer Arithmetic Algorithms", 1993 by Prentice-Hall
[3] Neil H. E. Weste and Kamran Eshraghian "Principles of CMOS VLSI Design" second edition by Addison Wesley
[4] John G. Proakis, Dimitris G. Manolakis "Digital Signal Processing"
*원하는 자료를 검색 해 보세요.
  • Fir iir 필터 설명 비교 장단점 디지털필터 Digital filter 4페이지
    - Digital filter는 넓게 다음 두 가지로 구분된다. Infinite impulse response(IIR) and Finite impulse response(FIR) filters 로 나뉜다. 두 가지 type 의 filter의 기본적인 식은 filter의..
  • Fir Filter 2페이지
    1) 수업내용 - matlab에서 filter를 구현하여 디지털 영상처리를 한다. 인코더가 아날로그 이미지를 디지털로 바꿔주고, 디코더는 디지털로 처리한 이미지 관련 정보를 다시 아날로그 이미지로 바꿔준다. 이렇게 디지털 영상처리를 할 때, low pass filter..
  • Fir Filter 4페이지
    1. 개요 ① fir 필터와 2점 평균기 4점 평균기에 대해 공부하고 실제 코딩을 함으로써 이해도를 높 인다. 또한 수업시간에 다룬 것 외의 필터의 종류와 코딩에 대해 조사한다.2. 문 제 -> ① 수업내용 정리codingw= 0:pi/300:2*pi;num1..
  • FIR 필터 설계 10페이지
    2) 문제 1)의 스펙을 만족하는 또 다른 FIR 필터를 설계하시오. 이 때 기존의 6탭 FIR 필터보다 계산 복잡도를 줄일 수 있도록 설계하시오 (단 기존 필터의 선형 위상 특성은 유지). 새로운 필터를 설계한 후에 설계한 필터의 크기 응답 곡선을 문제 1)에서 구한..
  • TeakLite DSP Core를 이용한 이동통신 단말기용 음향반향제거기의 실시간 구현 (Real-Time Implementation of Acoustic Echo Canceller for Mobile Handset Using TeakLite DSP Core) 9페이지
    본 논문에서는 이동통신 단말기의 음성부호화기에 탑재할 수 있도록 TeakLite DSP Core를 이용한 음향반향제거기(Acoustic Echo Canceller)를 실시간으로 구현하였다. 음성부호화기에서 음향반향제거기가 사용할 수 있는 연산량의 제한때문에 적응필터는 ..
  • 표본화 속도 변환기용 2단 직렬형 다상 FIR 필터의 설계 (A Design of Two-stage Cascaded Polyphase FIR Filters for the Sample Rate Converter) 10페이지
    디지털 변복조 장치에는 디지털 신호의 표본화 속도를 변환시키는 표본화 속도 변환기(SRC: sample rate converter)가 필요한데, 여기에 사용되는 저역필터의 구현 문제를 연구하였다. 표본화 속도 변환율이 클 경우에는 저역필터의 신호처리 연산량이 많아져서 ..
  • SYSTEM C와 verilog HDL을 이용한 하드웨어 설계.(fir filter예) 26페이지
    5.2. SystemC를 이용한 하드웨어 모델링5.2.1. SystemC의 구성SystemC 는 hardware-software co-design을 지원하며, 기본적으로 C++ 언어로 만들어졌다. 클래스는 고 수준의 객체형 선언(type define) 방법이며, 매우 ..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서