[논리회로] 교통신호 제어기의 모델링

등록일 2003.05.28 한글 (hwp) | 7페이지 | 가격 1,500원

소개글

synopsys툴을 이용한 회로 설계 구현

목차

1. 하나의 process문을 두 개의 process문으로 나누어 표현하라.
2. 각각의 STATE 조건문의 'start<=0'를 생략해도 결과는 똑같은가?=>똑같다.
3. TLC-Timer 모델링
4. TOP-TCL 모델링

본문내용

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_misc.all;
use IEEE.std_logic_components.all;
use work.tlc_pack.all;

PACKAGE TLC_Pack IS
type COLOR is array (1 downto 0) of std_logic;
type STATE is array (1 downto 0) of std_logic;
constant long_duration : integer :=60;
constant short_duration : integer:=30;
constant GL : COLOR :="00";
constant YL : COLOR :="01";
constant RL : COLOR :="10";
constant UL : COLOR :="11";
constant HG : STATE :="00";
constant HY : STATE :="01";
constant FG : STATE :="10";
constant FY : STATE :="11";
end TLC_Pack;
*원하는 자료를 검색 해 보세요.
  • VHDL의 기초 및 문법 13페이지
    합성 회로gate수가 적으며 속도가 빠르다. 1.2.3 VHDL ... 포함하는 값의 리스트를 갖는다. ▶ 파일 : 설계VHDL 코드의 시뮬레이션 ... VHDL회로 설계 구조 ▶ 엔티티(Entity) - 가장 기본적인 회로
  • [임베디드]VHDL 기본 실습-순차처리문, 병행처리문, 구조적 표현 13페이지
    MUX 회로설계하고 시뮬레이션 하여라. 실습 2.4.3 VHDL ... 설계하고 시뮬레이션 하여라. Full Adder 회로 실습 2.4.5 VHDL ... , xor 게이트의 병행처리 회로 설계 ① 아래의 Logic 회로는 or
  • VHDL을 이용한 논리 게이트 실습 28페이지
    게이트 Schematic 회로시뮬레이션 Function 시뮬레이션 ... 한 And 게이트로 동작함을 확인 할 수 있다. (2) VHDL설계 ... 같이 언어로 설계회로가 논리도로 나타 내어져 And 게이트임을 확인
  • Gray code converter design - 디지털회로설계 프로젝트1 11페이지
    설계를 이용하여 VHDL로 Coding하고 결과를 시뮬레이션 한다. 3 ... 수도 있고, 원하는 회로 구조를 기술할 수도 있으며 시뮬레이션을 통해 ... 프로그램의 입력으로 회로의 작동을 시뮬레이션 할 수 있는 데에 사용 가능하게
  • [임베디드]VHDL 기본 실습-표현방식, 객체, 연산자 14페이지
    게이트 실습 1.4.1 VHDL 프로그램 실습 1.4.1 시뮬레이션 (두 ... 사용하여 아래 블록도를 설계하고 시뮬레이션 하여라. 3입력 AND 게이트 ... 를 VHDL을 이용하여 설계하고 시뮬레이션 하여라. 그림 1-1 2입력 OR
  • VHDL로 inverter 구현시 transport delay 와 inertial delay 의 차이점 6페이지
    <디지털회로설계 HW4> VHDL로 inverter 구현시 ... transport delay와 inertial delay의 차이점 1. 설계목표 ... VHDL로 inverter 구현할 때 1) transport delay
  • 4개의 입력과 1개의 출력을 가지는 회로를 여러 가지 방식으로 표현하고 이를 VHDL로 표현 34페이지
    Gate만을 이용한 회로VHDL 표현 (1)번에서 설계한 방식과는 ... ② Nand Gate를 사용하여 코딩한 VHDL파일 시뮬레이션 결과이다. 입력이 ... VHDL로 표현한다. 코드는 AND, OR, NOT Gate를 이용한 회로
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      상세우측 배너
      상세우측 배너
      추천도서
      [논리회로] 교통신호 제어기의 모델링
      하나은행 통장 개설 이벤트 오늘 하루 보지 않기 닫기
      ?>
      닫기