[논리설계] 플립 플롭과 래치

등록일 2003.05.21 한글 (hwp) | 4페이지 | 가격 800원

목차

1. 목적
2. 이론

본문내용

1) 그림 8-1은 교차교합(cross-coupled)된 두 NOR 게이트로 만들어진 순차식 회로로 RS 래치라고 불리는 기본 기억 소자 장치이다.
R=1과 S=0인 경우를 생각해 보자. 입력R가 1이므로 출력 Q는 Q'의 값에 무관하게 0으로 리셋되고 입력 S가 0이므로 출력 Q'는 Q값의 반대값, 즉 1이 되고 입력 R은 리셋 입력이라 부른다.
역으로 R=1, S=1 인 경우를 생각해 보면 출력 Q는 1로 셋되고 출력 Q'는 0으로 리셋되는 것을 알수 있으며 따라서 입력 S를 셋입력이라 부른다. 두 입력 R와 S 모두 0인 경우에는 현재 상태의 Q와 Q'값을 그대로 유지하게 된다. 위와 같이 두 개의 NOR 게이트로 이루어진 회로를 RS 래치라 부른다.

*원하는 자료를 검색 해 보세요.
  • 실험5. 플립플롭 및 래치 5페이지
    디지털논리회로 실험 예비 레포트 한양대학교 전자정보시스템전공 3학년 실험5. 플립플롭 및 래치 학 번 2003040520 성 명 우 재 홍 관련이론 디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로..
  • 플립플롭 7페이지
    (1) JK 플립플롭 JK 플립플롭 : RS 플립플롭을 개량하여 S와 R가 동시에 입력되더라도 현재 상태의 반대인 출력으로 바뀌어 안정된 상태를 유지할 수 있도록 한 것이다. 진리표는 표 4-3과 같고, 이 표를 사용하여 S와 R에 대한 카르노 도를 작성하면 그림 4-..
  • 플립플롭이란? 4페이지
    ①플립플롭이란? 플립플롭은 1비트의 정보를 보관유지할 수 있는 회로이며 순차 회로의 기본 구성요소이다. 컴퓨터의 주기억장치나 CPU캐시, 레지스터를 구성하는 기본 회로중 하나이다. 조합회로를 단순하게 하여 조합논리를 실현하는 회로가 아니고 입력에 대하여 지연된 하나의 ..
  • 디지털실험및설계 예비(플립플롭) 10페이지
    디지털 논리 실험 및 설계 #2 플립플롭 (예비) 담당교수님 : 교수님 제출일자 : 2015. 03. 23 조 : 학번 : 이름 : 1. 실험 이론 순서논리회로에를 구성하는 기본소자이며, 흔히 1비트의 정보를 저장하는 회로를 플립플롭이라고 한다. 플립플롭은 두 개의 ..
  • 실험(1) 플립플롭 예비보고서 10페이지
    제목 : flip-flop 1. 목적 순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종(master-slave) 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모하도록 한다. 2. 관련이론 이 실험에서는 입력 ..
  • JK플립플롭 2페이지
    JK Plip-Plop - JK 플립플롭 JK 플립플롭은 클럭부 RS 플립플롭에서 부정 상태를 없애고 일정한 값을 출력하도록 개량한 것이다. 입력 J와 K는 입력 S와 R과 마찬가지로 플립플롭을 세트하고 클리어 (clear)시킨다(J는 세트에, K는 클리어에 대응된다)..
  • 플립플롭 예비 3페이지
    1 플립플롭이란 ? 플립플롭은 두 가지상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가되면, 현재의 반대 상태로 변하며 (0 에서 1 로, 또는 1 에서 0 으로), 그 상태를 계속 유지하므로 한 비트의 정보를 저장할 수 있는 능력을 가지고 있다. 여..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [논리설계] 플립 플롭과 래치