아주대 논리회로실험 가산기, 감산기 결과보고서

목차

실험 1) 반가산기 회로를 구성
실험 2) 전가산기 회로를 구성
실험 3) 반감산기 회로를 구성
실험 4)전감산기 회로를 구성

본문내용

실험 1은 반가산기를 구성하는 실험이었다. 반가산기 회로는 2진수 덧셈에서 맨 오른쪽 자리 계산을 위해 사용
2개의 비트 A와 B를 더해 합 S와 자리올림 Co를 출력하는 조합 회로이다. C출력에 불이 들어오면 올림수가 존재한다
는 것이므로 예를 들어 출력이 C;1 S:0 이 나왔다면 결과는 2가 되는 것이다.이번 회로를 구성하기위해 XOR gate와
AND gate를 사용하였다. 회로대로 IC칩을 사용해서 연결하면 쉽게 할 수 있는 실험이었다. 예비보고서에 제출했던
결손도를 보고 그대로 연결하였더니 제대로 된 결과 값이 나왔다. 결과는 LED를 이용하여 불이 켜지면 1, 불이 꺼
지면 0 으로 생각하여 나타내었다.

참고 자료

없음