[디지털 시스템 설계] 초기화 회로

등록일 2003.05.04 한글 (hwp) | 9페이지 | 가격 1,000원

소개글

A+ 받은 레포트 입니다.

목차

없음

본문내용

디지털 회로를 구동할 때는 모든 플립플롭의 내용을 리셋하여 초기화하는 것이 일반적이다. 이와 같은 초기화 회로의 원리를 이해하여 디지털 시계의 설계 및 제작에 적용할 수 있는 방법을 익힌다.
*원하는 자료를 검색 해 보세요.
  • [9주차] DIGITAL CLOCK 13페이지
    1. Purpose FPGA회로 설계 검증용 장비인 RoV-Lab을 이용하여, 기본적인 DIGITAL CLOCK을 구현한다. 이를 위해, DIGIT 표시방식인 SEGMENT와 FPGA 보드에서 나오는 4Mhz의 오실레이..
  • 논리 회로 설계 및 실험 디지털 시계 기말과제 17페이지
    순차회로는 동기식 순차회로와 비동기식 순차회로로 구분할 수 있다. 동기식 순차회로는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 ..
  • 디지털시계 발표자료 31페이지
    디지털 전자 시계 (시계, Stop watch, 요일) -구성 설명 및 제작기 목 차 디지털 시계 개요 블록 다이어그램 요점 부분 설명 추가 기능/보완 점 완성 사진 1. 디지털 시계 개요 일정한 Clock ..
  • vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현 8페이지
    1. Purpose Xilinx 소프트웨어를 이용하여 디지털 시계의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 시간이 표시되는지 여부를 확인한다. 2. Problem Statement ① Describe..
  • ★디지털논리회로_디지털시계, 스톱워치 둘다 (회로도, 구현영상, 설명 자세함)★ 19페이지
    디지털시계 발진회로의 function generator를 사용해 CP를 1Hz의 신호로 IC7의 14번 핀의 카운터 회로로 전달한다. 1초, 1분 단위 카운터의 carry 신호가 입력되면 10초, 10분을 나타내는 74..

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서