[논리회로실험] 감 산 기

등록일 2003.04.25 한글 (hwp) | 5페이지 | 가격 600원

소개글

피스파이스를 이용하였습니다.

목차

목적
이론
실험

본문내용

1.반감산기와 전감산기의 원리와 구성회로를 이해한다.
2.감산기의 동작을 실험을 통하여 확인한다.
>>> 피스파이스를 이용하여 게이트와 파형까지 넣었습니다. <<<
*원하는 자료를 검색 해 보세요.
  • [디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 예비레포트 4페이지
    1. 이 장의 실험목적에 대하여 기술하시오. - 1의 보수 및 2의 보수에 대하여 알아본다. - 보수에 의한 감산 방법에 대하여 이해한다. - 4비트 병렬 가감산기에 대하여 이해하고, 회로를 설계하여 동작을 확인한다..
  • [디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트 3페이지
    출력 값에서 정상적 이였다면 HIGH값에서 5V, LOW값에서 0V가 나와야 하지만 모든 값에서 이상적으로 측정이 되지 않았다. 위의 결과에 대해 생각해 보면 몇 가지 원인을 알 수 있다. (1) 브레드보드에 잔류해있던 전류..
  • 논리 회로 실험 과제 (4장) 6페이지
    1. 실험목적 - 브레드 보드를 이용한 실험을 통해 ‘가산기’와 ‘감산기’의 작동원리를 이해한다. 2. 준비물 - 브레드보드, 전선, 칩 3. 실험방법 - 교재에 나온 XOR(7486), AN..
  • 실험 3. 가산기와 감산기(Adder & Subtractor) 3페이지
    <전감산기> - 위의 진리표에서 확인할 수 있었듯이 전가산기의 합과 전감산기의 차는 일치한다. 또한 Carry 의 숫자와 빌려온 자릿수를 뜻하는 B의 값은 인버터 관계이다. 이는 결국 논리회로에서 행해지는 연산은 결국 모..
  • vhdl을 이용한 4비트 가감산기 설계(논리회로설계실험) 9페이지
    1. Purpose Full Adder 4개를 직렬로 연결하여 4-bit 감가산기를 설계한다. 설계를 통하여 감가산기 입력에 따른 출력 특성을 이해할 수 있다. 2. Problem Statement 4비트 감가산기를 ..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      [논리회로실험] 감 산 기